2026年8月4日、カリフォルニア州サンタクララで開催された「Future of Memory and Storage（FMS 2026）」カンファレンスにおいて、サムスン電子は、業界初のzHBMコンセプトモデルと、zNAND-Oと呼ばれるNANDフラッシュ向け垂直積層ソリューションを正式に発表しました。 次世代の超大規模AIコンピューティング向けに設計されたzHBMは、垂直統合を実現した画期的なメモリアーキテクチャであり、 高帯域幅メモリ（HBM） AIアクセラレータのダイの真上に直接配置される。これは従来の2.5Dパッケージングとは大きく異なるものであり、AIの性能向上を妨げる「メモリの壁」というボトルネックを克服するための重要な技術的アプローチとして広く認識されている。.
建築の革命：並列配置から真の3D垂直積層へ
zHBMの「z」は、3次元空間における垂直方向のZ軸を表しています。この技術の核心となる革新点は、HBMと演算ロジックの統合を根本的に再構築したことにあります。つまり、長年にわたり定着していた2.5Dの並列配置から、真の3D垂直融合へと移行したのです。.
従来のHBM実装では、HBMスタックとAIアクセラレータチップが同じパッケージ基板上に並列に配置され、シリコンインターポーザを介して相互接続されています。 データはインターポーザー上の比較的長い水平トレースを伝送されるため、レイテンシ、消費電力、およびパッケージのフットプリントに物理的な制約が生じます。この構成では、AI演算の指数関数的な増加や、ますます高まるメモリ帯域幅の要件に対応しきれないという課題があります。.
zHBMは、HBMメモリ全体をAIアクセラレータのダイの真上に積層することで、水平方向の伝送経路を完全に排除します。これにより、データの伝送距離が物理的な限界に近いレベルまで短縮され、レイテンシと相互接続の消費電力が根本的に低減されると同時に、基板面積を劇的に節約できます。 その結果、単位面積あたりの演算密度とメモリ密度がともに大幅に向上し、演算とメモリの深い三次元統合を実現しています。.
主要業績評価指標
サムスンは、まだ量産段階には至っていない次世代HBM5を基準として、zHBMコンセプトの予想性能値を開示した。以下の表に主な違いをまとめた：
| パフォーマンスの側面 | HBM5 | zHBMのコンセプト |
|---|---|---|
| 総合的なパフォーマンス | ベースライン | HBM5の4倍～8倍 |
| 記憶密度 | ベースライン | >HBM5の10倍 |
| 電力効率 | ベースライン | 3倍の向上 |
| 全体熱抵抗 | ベースライン | >50%の削減 |
こうした性能向上は、伝送経路の短縮だけでなく、まったく新しいメモリインターフェースシステムによっても実現されています。さらに、zHBMでは、メモリストックとAIアクセラレータ間の層間に専用のIPブロックを組み込むことが可能であり、顧客ごとのカスタマイズに対応しています。これにより、柔軟なメモリ容量の拡張や、各AIチップベンダーの固有の要件に合わせたアクセラレータロジックの実装が可能となります。.
3つの基幹技術
zHBMアーキテクチャの実現には、最先端の半導体プロセスの革新を組み合わせることが不可欠です。このソリューションの基盤となるのは、以下の3つの主要技術です：
ウェハーレベル・ハイブリッド銅ボンディング。. これは、高密度の垂直積層を実現するための基本的なプロセスです。 従来のマイクロバンプ接続に代わり、チップ間相互接続に銅対銅の直接ボンディングを採用することで、相互接続密度を1桁向上させると同時に、接触抵抗と信号損失を大幅に低減します。これにより、より高層なメモリスタックとより高いデータ転送速度が可能となり、製造の観点から3D集積化が実現可能となります。.
マルチウェーハ積層集積化。. zHBMは、V-NANDの垂直積層技術およびシリコン貫通ビア（TSV）技術のノウハウを活用し、複数のDRAMウェハーと演算用ウェハーを単一のモノリシック3D構造に統合しています。この技術により、メモリ密度が10倍に向上すると同時に、積層構造全体にわたって堅牢な電気的安定性が確保されています。.
対象を絞った熱管理の最適化。. 垂直積層に固有の熱放散の集中という課題に対処するため、サムスンは素材の慎重な選定と構造設計を通じて、全体的な熱抵抗を低減しました。 さらに、ウェハーボンディングによる高熱伝導性の経路が補助的な熱拡散経路として機能し、消費電力の大きい演算用ダイの上部での熱の蓄積を緩和することで、大容量スタッキングにおける長期的な信頼性を確保しています。.
ロードマップと技術的ポジショニング
現時点では、zHBMは依然として概念実証の段階にとどまっている。. サムスンは具体的な量産スケジュールを発表していない。業界の一般的な見方では、商用化は2028年から2029年頃になるとみられている。. サムスンの現在のメモリロードマップでは、短期的な生産体制は2026年2月に量産を開始したHBM4に重点が置かれている。2026年5月にはHBM4Eのサンプル出荷を開始しており、2026年下半期は生産拡大に注力する予定である。 HBM4 処理能力。HBM5とzHBMはいずれも、AIの演算需要や製造技術の成熟度が進展するにつれて段階的に導入される、長期的な開発プロジェクトとして位置づけられている。.
とは異なり HBF（高帯域幅フラッシュ）, これは主にAIモデルの重みの保存を目的として、大容量かつ低コストを実現するよう設計されたNANDベースのフラッシュ・スタッキング・ソリューションであるのに対し、zHBMは、リアルタイムのAI推論およびトレーニング向けに最適化され、超低レイテンシと極めて高い帯域幅を重視したDRAMベースの高帯域幅メモリである。 さらに、zHBMは従来のHBMの内部積層方式とは異なります。通常のHBMはメモリモジュール内にDRAMダイのみを積層し、演算チップと並列に配置されるのに対し、zHBMはメモリサブシステム全体と演算チップとの間でカテゴリを横断した垂直統合を実現し、はるかに高いレベルの統合性を提供します。.
商業化における課題
将来性のある技術として、zHBMは大規模な導入に先立ち、複数の技術的課題に直面している。.
- 歩留まりは大きな課題である。ウェーハレベルボンディングにはサブミクロン単位の位置合わせ精度が求められ、多層積層を行うと歩留まりが指数関数的に低下する傾向がある。このため、フロントエンド工程の清浄度や装置の精度に対して厳しい要件が課され、当面の間、製造コストは高止まりする見込みである。.
- 実用システムにおける熱性能については、まだ完全に検証されていない。熱抵抗の改善が謳われているものの、メモリは発熱源となる演算ダイの真上に配置されているため、局所的な熱の集中が著しく生じている。高負荷のワークロード下におけるこの冷却ソリューションの実際の有効性については、依然として徹底的な技術的検証が必要である。.
- このアーキテクチャにより、AIチップの設計者は、チップのレイアウト、パッケージング、メモリコントローラについて再考を迫られることになる。これは、サプライチェーン全体を巻き込んだ、長期かつコストのかかる共同開発サイクルを伴う。.
zHBMは、メモリと演算のさらなる統合を目指す、ポスト・ムーアの時代における重要な技術的探求です。これは、従来の2.5Dパッケージングの帯域幅の限界を打ち破り、次世代の超大規模AIトレーニングや大規模言語モデルの推論に向けて、より強固なメモリ基盤を提供します。 より広く見れば、これはハイエンドHBMの進化における転換点――メモリ内部での積層から、真の演算とメモリの垂直統合への移行――を示しており、高度なパッケージング技術やメモリ技術のさらなる進歩を牽引し、AIパフォーマンスの持続的なスケーリングに向けた基盤を築くものと見られる。.
