O rápido crescimento dos modelos de linguagem de grande dimensão, da IA generativa e da computação de elevado desempenho (HPC) levou as arquitecturas de memória tradicionais aos seus limites físicos. Elevado Memória de largura de banda (HBM) tem sido o padrão de ouro para aceleradores de IA, mas enfrenta estrangulamentos crescentes em termos de capacidade, consumo de energia e gestão térmica à medida que as alturas e densidades das pilhas aumentam.
No início de fevereiro de 2026, Memória de ângulo Z (ZAM) surgiu como uma solução específica para esses desafios. Desenvolvida em conjunto pela Intel e pela SAIMEMORY, uma subsidiária integral da SoftBank Corp, a ZAM é uma arquitetura de DRAM empilhada da próxima geração, concebida para redefinir o escalonamento da memória para cargas de trabalho com uso intensivo de dados.
O que é a memória de ângulo Z
Memória de ângulo Z (ZAM) é uma arquitetura DRAM empilhada em 3D criada para superar os limites de escala do HBM convencional. O seu nome vem da inovação que a define: uma topologia de interligação diagonal, em forma de Z que substitui as vias verticais de passagem de silício (TSVs) usadas em todos os designs atuais do HBM.
Ao contrário das pilhas de memória tradicionais, que encaminham os sinais diretamente para cima e para baixo, a ZAM utiliza uma cablagem diagonal escalonada para mover os dados através da pilha. Esta pequena, mas radical mudança aborda três pontos críticos: capacidade insuficiente para grandes modelos de IA, consumo excessivo de energia nos centros de dados e acumulação de calor impossível de gerir em pacotes densos. A ZAM não é uma atualização incremental. Trata-se de um redesenho inovador da memória empilhada, visando a implantação comercial para centros de dados de IA e sistemas HPC no período de 2030.
Inovações técnicas fundamentais
Os ganhos de desempenho da ZAM provêm de cinco avanços técnicos estreitamente integrados, cada um deles concebido para funcionar no âmbito das regras modernas de fabrico de semicondutores.
Topologia de interconexão diagonal. A base da ZAM é a sua mudança de TSVs verticais para interligações diagonais escalonadas. Esta estrutura distribui o stress mecânico e o calor uniformemente pela pilha, em vez de os concentrar ao longo de colunas verticais estreitas. Também encurta os caminhos médios dos sinais, reduzindo a latência e a perda de energia.
Ligação híbrida de cobre-cobre. A ZAM substitui os antigos microbumps e as ligações de solda por uma ligação híbrida direta cobre-cobre. Esta ligação a nível atómico reduz a resistência e a indutância, melhora a integridade do sinal e permite que a pilha se comporte como um bloco de silício único e monolítico em vez de uma série de matrizes discretas.
Fabrico via-in-One. A ZAM usa um processo via-in-one simplificado para formar suas interconexões diagonais em uma única etapa de produção. Isso reduz a complexidade da fabricação, melhora o rendimento e reduz os custos de produção em comparação com o processo TSV de várias etapas necessário para a HBM.
Design sem condensador. A ZAM elimina totalmente os condensadores on-die. Isto liberta uma valiosa área de silício para as células de memória, aumentando diretamente a densidade de armazenamento sem diminuir os nós de processamento. Também simplifica o design do chip e melhora a eficiência eléctrica.
Integração EMIB. O ZAM é optimizado para o Ponte de interligação multi-die incorporada (EMIB) embalagem. Isso permite conetividade de alta velocidade e baixa latência entre pilhas ZAM e processadores de IA, criando um complexo de computação coeso e de alto desempenho.
ZAM vs. HBM
A tabela abaixo mostra como o ZAM se compara às soluções HBM3e e HBM4 amplamente implantadas, usando protótipos e metas de design divulgados publicamente.
| Métrica | ZAM | HBM3e (Atual) | HBM4 (em breve) |
|---|---|---|---|
| Capacidade por pilha | Até 512GB | 24-36 GB | 24-48GB |
| Máximo de camadas de empilhamento | Mais de 50 camadas | 12-16 camadas | 16-20 camadas |
| Consumo de energia | 40-50% inferior ao HBM3e | Linha de base | ~20% inferior ao HBM3e |
| Tipo de interconexão | Cobre diagonal em ângulo Z | TSVs verticais | TSVs verticais |
| Desempenho térmico | Pilar térmico central; pontos quentes baixos | Pontos quentes elevados em camadas altas | Melhoria moderada |
| Caso de utilização alvo | Grande formação em IA, HPC | Inferência de IA na nuvem | Cargas de trabalho de IA de média a grande dimensão |
Principais vantagens da ZAM
Capacidade de memória inigualável. A ZAM fornece 2-3 vezes a capacidade das atuais pilhas HBM, com uma meta de 512 GB por pilha. Isso permite que modelos de base maiores sejam executados em menos aceleradores, simplificando o design do sistema e reduzindo o custo total de propriedade.
Eficiência energética impressionante. O consumo de energia é reduzido em 40-50% em comparação com o HBM3e. Para clusters de IA em grande escala, isso reduz os custos de energia, reduz as demandas de resfriamento e ajuda a cumprir as metas de sustentabilidade.
Gestão térmica superior. O HBM tradicional é limitado a cerca de 16-20 camadas devido a gargalos térmicos. O roteamento diagonal do ZAM cria um pilar térmico central que distribui o calor por toda a pilha, permitindo o empilhamento confiável de Mais de 50 camadas sem pontos de acesso perigosos.
Estabilidade mecânica melhorada. As interligações diagonais distribuem a tensão uniformemente pela matriz, reduzindo a deformação e os riscos de falha em pilhas altas. Isto melhora a fiabilidade a longo prazo em ambientes empresariais e de centros de dados.
Fabrico simplificado. O processo via-in-one e o design sem capacitores agilizam a produção. As primeiras estimativas sugerem que a ZAM pode ser fabricada a um custo menor do que as complexas pilhas HBM, ao mesmo tempo em que oferece uma capacidade muito maior.
Antecedentes de desenvolvimento e parcerias industriais
A tecnologia baseia-se na tecnologia Ligação DRAM de nova geração (NGDB) desenvolvido com o apoio do projeto Advanced Memory Technology (AMT) do Departamento de Energia dos EUA e dos Laboratórios Nacionais Sandia. Esta investigação centrou-se na quebra dos compromissos entre potência, capacidade e largura de banda que limitam a DRAM convencional.
A SAIMEMORY foi fundada em dezembro de 2024 como uma subsidiária da SoftBank com uma única missão: desenvolver memória de próxima geração para IA. A parceria formal Intel-SAIMEMORY foi anunciada em 2 de fevereiro de 2026e a ZAM estreou o seu protótipo mundial um dia depois, na Ligação Intel Japão 2026. No âmbito da colaboração, a Intel contribui com conhecimentos avançados de embalagem e ligação, enquanto a SAIMEMORY lidera o desenvolvimento e a comercialização da arquitetura.
Casos de utilização no mundo real
O ZAM foi concebido para as cargas de trabalho mais exigentes da computação moderna:
- Formação de modelos de IA em grande escala. A enorme capacidade por pilha elimina os estrangulamentos de memória para modelos de base com triliões de parâmetros, permitindo uma formação mais rápida e um design de cluster mais simples.
- Inferência de IA na nuvem à escala. O menor consumo de energia reduz os custos operacionais para os fornecedores de nuvem em hiperescala que executam cargas de trabalho de inferência contínua.
- Computação de alto desempenho. As simulações científicas, a modelação meteorológica e a modelação financeira beneficiam de uma maior capacidade e de um acesso estável e de baixa latência à memória.
- Pooling de memória CXL. O empilhamento eficiente e a alta largura de banda do ZAM fazem dele um ajuste natural para o pooling de memória do compute express link (CXL), permitindo recursos de memória flexíveis e compartilhados em centros de dados modernos.
- IA de ponta e sistemas autónomos. A eficiência energética melhorada suporta implementações de IA em ambientes de ponta com restrições de energia, desde a automação industrial até aos veículos autónomos.
Situação atual e calendário futuro
No início de 2026, a ZAM continua em desenvolvimento ativo com um roteiro claro e público:
- fevereiro de 2026: Primeiro protótipo de demonstração na Intel Connection Japan, centrado na gestão térmica.
- 2027: Espera-se que as amostras de engenharia e os chips de teste sejam disponibilizados aos parceiros de hardware.
- 2030: Objetivo: implantação comercial em massa para centros de dados de IA e sistemas HPC.
A plataforma ainda está a ser aperfeiçoada, mas os primeiros resultados do protótipo validam as suas principais reivindicações em termos de capacidade, potência e desempenho térmico. A ZAM é amplamente vista como uma das principais candidatas a suceder a HBM no cenário de memória de IA pós-2030.
A memória Z-Angle representa uma mudança de paradigma no design de DRAM empilhada. Ao substituir os TSVs verticais por uma topologia de interconexão diagonal, em forma de Z, ela enfrenta as restrições mais persistentes da HBM. Mas o cenário competitivo para a memória AI é dinâmico. Tecnologias rivais, como o zHBM recentemente anunciado pela Samsung, também estão a visar a era pós-HBM4 com reivindicações de desempenho agressivas. Além disso, a comercialização bem-sucedida de qualquer nova arquitetura de memória depende da obtenção de alto rendimento de fabricação, estruturas de custo competitivas e - criticamente - adoção pelos principais aceleradores de IA e fornecedores de sistemas. Portanto, embora a ZAM apresente um projeto atraente, sua jornada do protótipo ao padrão da indústria dependerá da superação desses desafios de engenharia e ecossistema do mundo real.
