El rápido crecimiento de los modelos de gran tamaño, la IA generativa y la computación de alto rendimiento (HPC) ha llevado a las arquitecturas de memoria tradicionales a sus límites físicos. Alta Memoria de ancho de banda (HBM) ha sido durante mucho tiempo el estándar de oro para los aceleradores de IA, pero se enfrenta a cuellos de botella crecientes en capacidad, consumo de energía y gestión térmica a medida que aumentan las alturas y densidades de las pilas.
A principios de febrero de 2026, Memoria de ángulo Z (ZAM) surgió como una solución específica para estos retos. Desarrollada conjuntamente por Intel y SAIMEMORY, una filial propiedad de SoftBank Corp., ZAM es una arquitectura DRAM apilada de nueva generación diseñada para redefinir el escalado de memoria para cargas de trabajo intensivas en datos.
Qué es la memoria en ángulo Z
Memoria de ángulo Z (ZAM) es una arquitectura DRAM apilada en 3D creada para superar los límites de escalabilidad de la HBM convencional. Su nombre procede de la innovación que la define: una topología de interconexión diagonal en forma de Z que sustituye a las vías verticales de silicio (TSV) utilizadas en todos los diseños actuales de HBM.
A diferencia de las pilas de memoria tradicionales, que dirigen las señales en línea recta hacia arriba y hacia abajo, ZAM utiliza un cableado diagonal escalonado para mover los datos a través de la pila. Este pequeño pero radical cambio resuelve tres problemas críticos: capacidad insuficiente para grandes modelos de IA, consumo excesivo de energía en los centros de datos y acumulación incontrolable de calor en paquetes densos. ZAM no es una actualización gradual. Se trata de un rediseño completo de la memoria apilada, cuyo objetivo es su implantación comercial en centros de datos de IA y sistemas HPC en el horizonte de 2030.
Principales innovaciones técnicas
Las mejoras de rendimiento de ZAM proceden de cinco avances técnicos estrechamente integrados, cada uno de ellos diseñado para funcionar dentro de las normas modernas de fabricación de semiconductores.
Topología de interconexión diagonal. La base de ZAM es el cambio de TSV verticales a interconexiones diagonales escalonadas. Esta estructura distribuye la tensión mecánica y el calor uniformemente por toda la pila, en lugar de concentrarlos en estrechas columnas verticales. Además, acorta el recorrido medio de las señales, lo que reduce la latencia y la pérdida de potencia.
Unión híbrida cobre-cobre. ZAM sustituye las conexiones de soldadura y los microbumps heredados por uniones híbridas directas de cobre-cobre. Esta conexión a nivel atómico reduce la resistencia y la inductancia, mejora la integridad de la señal y permite que la pila se comporte como un único bloque monolítico de silicio en lugar de como una serie de troqueles discretos.
Fabricación Via-in-One. ZAM utiliza un proceso simplificado "vía en uno" para formar sus interconexiones diagonales en un solo paso de producción. Esto reduce la complejidad de fabricación, mejora el rendimiento y reduce los costes de producción en comparación con el proceso TSV de varios pasos necesario para la HBM.
Diseño sin condensadores. ZAM elimina por completo los condensadores en el chip. Esto libera una valiosa superficie de silicio para las células de memoria, lo que aumenta directamente la densidad de almacenamiento sin reducir los nodos de proceso. También simplifica el diseño del chip y mejora la eficiencia eléctrica.
Integración EMIB. ZAM está optimizado para el Puente de interconexión multinúcleo integrado (EMIB) empaquetado. Esto permite una conectividad de alta velocidad y baja latencia entre las pilas ZAM y los procesadores de IA, creando un complejo informático cohesionado y de alto rendimiento.
ZAM vs. HBM
En la tabla siguiente se muestra la comparación de ZAM con las soluciones HBM3e y HBM4 más extendidas, utilizando prototipos y objetivos de diseño hechos públicos.
| Métrica | ZAM | HBM3e (Actual) | HBM4 (próximamente) |
|---|---|---|---|
| Capacidad por pila | Hasta 512 GB | 24-36 GB | 24-48 GB |
| Máx. capas de pila | Más de 50 capas | 12-16 capas | 16-20 capas |
| Consumo de energía | 40-50% inferior a HBM3e | Línea de base | ~20% inferior a HBM3e |
| Tipo de interconexión | Diagonal Z-ángulo cobre | TSV verticales | TSV verticales |
| Rendimiento térmico | Pilar térmico central; puntos calientes bajos | Puntos calientes en capas altas | Mejora moderada |
| Caso práctico | Entrenamiento de IA a gran escala, HPC | Inferencia de IA en la nube | Cargas de trabajo de IA medianas y grandes |
Principales ventajas de ZAM
Capacidad de memoria inigualable. ZAM entrega 2-3 veces la capacidad de las pilas HBM actuales, con un objetivo de 512 GB por pila. De este modo, los modelos de mayor tamaño podrán funcionar con menos aceleradores, lo que simplificará el diseño del sistema y reducirá el coste total de propiedad.
Eficiencia energética espectacular. El consumo de energía se reduce en 40-50% en comparación con HBM3e. Para los clústeres de IA a gran escala, esto reduce los costes energéticos y la demanda de refrigeración, y contribuye a cumplir los objetivos de sostenibilidad.
Gestión térmica superior. Las HBM tradicionales se limitan a unas 16-20 capas debido a los cuellos de botella térmicos. El enrutamiento diagonal de ZAM crea un pilar térmico central que distribuye el calor por toda la pila, lo que permite un apilamiento fiable de... Más de 50 capas sin puntos peligrosos.
Estabilidad mecánica mejorada. Las interconexiones diagonales distribuyen la tensión uniformemente por toda la matriz, lo que reduce las deformaciones y los riesgos de fallo en pilas altas. Esto mejora la fiabilidad a largo plazo en entornos empresariales y de centros de datos.
Fabricación simplificada. El proceso "vía en uno" y el diseño sin condensadores agilizan la producción. Las primeras estimaciones sugieren que ZAM puede fabricarse a un coste inferior al de las complejas pilas HBM, con una capacidad muy superior.
Historial de desarrollo y asociaciones industriales
La tecnología se basa en la tecnología DRAM Bonding de nueva generación (NGDB) desarrollado con el apoyo del proyecto Advanced Memory Technology (AMT) del Departamento de Energía de EE.UU. y los Laboratorios Nacionales Sandia. Esta investigación se centró en romper los equilibrios entre potencia, capacidad y ancho de banda que limitan las memorias DRAM convencionales.
SAIMEMORY se fundó en diciembre de 2024 como filial de SoftBank con una única misión: desarrollar memoria de nueva generación para IA. La asociación formal Intel-SAIMEMORY se anunció el 2 de febrero de 2026y ZAM hizo su debut mundial como prototipo un día después en Conexión Intel Japón 2026. En el marco de esta colaboración, Intel aporta sus conocimientos avanzados en materia de empaquetado y unión, mientras que SAIMEMORY se encarga del desarrollo y la comercialización de la arquitectura.
Casos prácticos reales
ZAM está diseñado para las cargas de trabajo más exigentes de la informática moderna:
- Entrenamiento de modelos de IA a gran escala. La enorme capacidad por pila elimina los cuellos de botella de memoria para los modelos básicos de billones de parámetros, lo que permite un entrenamiento más rápido y un diseño de clúster más sencillo.
- Inferencia de IA en la nube a escala. El menor consumo de energía reduce los costes operativos para los proveedores de nube a hiperescala que ejecutan cargas de trabajo de inferencia continua.
- Computación de alto rendimiento. Las simulaciones científicas, los modelos meteorológicos y los modelos financieros se benefician de una mayor capacidad y un acceso a la memoria estable y de baja latencia.
- Agrupación de memoria CXL. El eficaz apilamiento y el gran ancho de banda de ZAM la convierten en la solución ideal para la agrupación de memoria CXL (Compute Express Link), que permite disponer de recursos de memoria compartidos y flexibles en los centros de datos modernos.
- Inteligencia artificial de vanguardia y sistemas autónomos. La mejora de la eficiencia energética favorece la implantación de la IA en entornos periféricos con limitaciones energéticas, desde la automatización industrial hasta los vehículos autónomos.
Situación actual y calendario futuro
A principios de 2026, ZAM sigue en desarrollo activo con una hoja de ruta clara y pública:
- Febrero de 2026: Primer prototipo de demostración en Intel Connection Japan, centrado en la gestión térmica.
- 2027: Se espera que los socios de hardware reciban muestras de ingeniería y chips de prueba.
- 2030: Objetivo de implantación comercial masiva para centros de datos de IA y sistemas HPC.
La plataforma aún se está perfeccionando, pero los resultados de los primeros prototipos validan sus principales afirmaciones sobre capacidad, potencia y rendimiento térmico. La ZAM se considera una de las principales candidatas a suceder a la HBM en el panorama de las memorias de IA después de 2030.
La memoria en ángulo Z representa un cambio de paradigma en el diseño de DRAM apiladas. Al sustituir los TSV verticales por una topología de interconexión diagonal en forma de Z, aborda las limitaciones más persistentes de la HBM. Pero el panorama competitivo de la memoria AI es dinámico. Las tecnologías rivales, como la recientemente anunciada zHBM de Samsung, también se dirigen a la era post-HBM4 con agresivas pretensiones de rendimiento. Además, el éxito de la comercialización de cualquier nueva arquitectura de memoria depende de que se consiga un alto rendimiento de fabricación, estructuras de costes competitivas y, lo que es más importante, la adopción por parte de los principales proveedores de sistemas y aceleradores de IA. Por lo tanto, aunque ZAM presenta un proyecto convincente, su paso de prototipo a estándar industrial dependerá de la superación de estos retos de ingeniería y ecosistema del mundo real.
