La mémoire HBM diffère de la mémoire DDR traditionnelle par sa conception d'interconnexion verticale 3D TSV (Through-Silicon Via). Plusieurs puces DRAM sont empilées verticalement et connectées par des vias en silicium, puis regroupées avec une puce logique (généralement un GPU ou un accélérateur d'intelligence artificielle) sur un interposeur en silicium.

Selon des rapports publics, le géant de la mémoire flash SanDisk a annoncé une augmentation significative des prix contractuels de la mémoire flash NAND pour le mois de novembre, avec une hausse allant jusqu'à 50%. Cette nouvelle a immédiatement attiré l'attention de l'ensemble de la chaîne d'approvisionnement du stockage et a conduit l'industrie à reconsidérer les tendances futures du marché.

Nous pouvons imaginer un SSD comme une ville intelligente gérée efficacement. Les puces flash NAND qui stockent les données sont comme les terrains et les bâtiments de la ville, offrant un espace physique pour le stockage des données. Le contrôleur du disque SSD est comme le gouvernement de la ville et le centre de contrôle du trafic.

La mémoire flash à large bande passante n'est pas un support de stockage entièrement nouveau, mais plutôt une innovation architecturale intelligente. Son idée maîtresse est de combiner la mémoire flash 3D NAND que l'on trouve couramment dans notre vie quotidienne (utilisée dans les téléphones et les disques durs) avec la technologie avancée d'emballage et d'interconnexion de HBM, qui est couramment utilisée dans l'informatique à haute performance.

n 2025, l'intelligence artificielle (IA) a dépassé le stade de l'expérimentation et du déploiement initial pour entrer dans une phase de large application et de déploiement industriel à grande échelle. Qu'il s'agisse de l'apprentissage de modèles à très grande échelle ou de l'inférence à faible latence dans les applications commerciales, les scénarios d'utilisation de l'IA et les volumes de données augmentent de manière explosive.