{"id":21063,"date":"2026-10-19T16:55:38","date_gmt":"2026-10-19T08:55:38","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=21063"},"modified":"2026-10-19T16:56:25","modified_gmt":"2026-10-19T08:56:25","slug":"what-is-lrdimm","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/pt\/news\/what-is-lrdimm\/","title":{"rendered":"O que \u00e9 o LRDIMM?"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Com a r\u00e1pida ado\u00e7\u00e3o de grandes modelos de IA, bases de dados em mem\u00f3ria, an\u00e1lise de big data em tempo real e outras cargas de trabalho, a procura das empresas por capacidade de mem\u00f3ria nos servidores est\u00e1 a crescer exponencialmente. Quando um \u00fanico servidor precisa de implementar terabytes ou mesmo dezenas de terabytes de mem\u00f3ria, a mem\u00f3ria registada tradicional enfrenta frequentemente problemas como a redu\u00e7\u00e3o da frequ\u00eancia de funcionamento e menor estabilidade devido a uma carga el\u00e9trica excessiva. A LRDIMM \u00e9 uma tecnologia de mem\u00f3ria de n\u00edvel empresarial otimizada especificamente para cen\u00e1rios de alta densidade. Tornou-se uma solu\u00e7\u00e3o fundamental para centros de dados que procuram ultrapassar os limites de capacidade de mem\u00f3ria.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

O que \u00e9 o LRDIMM?<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

LRDIMM significa Load-Reduced DIMM. Trata-se de uma tecnologia de mem\u00f3ria para servidores normalizada pela JEDEC (Joint Electron Device Engineering Council) e concebida para sistemas inform\u00e1ticos empresariais de alta densidade e grande capacidade.\u00a0<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

O princ\u00edpio fundamental do design do LRDIMM consiste em adicionar chips de buffer dedicados ao m\u00f3dulo de mem\u00f3ria, criando um isolamento el\u00e9trico entre o controlador de mem\u00f3ria da CPU e os chips de DRAM. Isto reduz significativamente a carga el\u00e9trica que o barramento de mem\u00f3ria tem de suportar. Consequentemente, mesmo quando cada m\u00f3dulo de mem\u00f3ria tem uma capacidade superior ou quando est\u00e3o instalados mais m\u00f3dulos em cada canal, o sistema consegue manter uma frequ\u00eancia de funcionamento est\u00e1vel e a integridade do sinal. No panorama da tecnologia de mem\u00f3ria para servidores, o LRDIMM posiciona-se como uma solu\u00e7\u00e3o para a m\u00e1xima densidade de capacidade. Juntamente com o RDIMM de uso geral e o UDIMM de n\u00edvel b\u00e1sico, constitui os tr\u00eas principais tipos de mem\u00f3ria para servidores, cada um atendendo a diferentes necessidades de carga de trabalho.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Como funciona o LRDIMM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

RDIMM<\/span><\/a>, ou DIMM registada, \u00e9 o tipo de mem\u00f3ria de servidor mais utilizado atualmente. Integra um chip RCD (Register Clock Driver) no m\u00f3dulo. O RCD regista e armazena em buffer apenas os sinais de endere\u00e7o, comando, controlo e rel\u00f3gio, enquanto todas as linhas de leitura\/grava\u00e7\u00e3o de dados permanecem diretamente ligadas aos chips de DRAM. Quando o n\u00famero de ranks num m\u00f3dulo de mem\u00f3ria aumenta, ou quando s\u00e3o instalados v\u00e1rios m\u00f3dulos num \u00fanico canal, o n\u00famero de chips DRAM acionados pelas linhas de dados aumenta significativamente, o que eleva a carga el\u00e9trica do barramento. Para manter os sinais est\u00e1veis, o sistema tem de reduzir a frequ\u00eancia de funcionamento da mem\u00f3ria. Isto limita a expans\u00e3o futura da capacidade de mem\u00f3ria do servidor. Com base na tecnologia RDIMM, o LRDIMM adiciona um chip iMB (buffer de mem\u00f3ria de isolamento), tamb\u00e9m comummente designado por buffer de dados, para criar uma arquitetura totalmente com buffer para sinais de endere\u00e7o e de dados.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Isolamento el\u00e9trico com buffer completo<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Numa arquitetura LRDIMM, os sinais de controlo, endere\u00e7o e rel\u00f3gio continuam a ser registados. Todos os sinais de leitura\/grava\u00e7\u00e3o de dados tamb\u00e9m passam por chips de buffer antes de serem encaminhados para os chips de DRAM. Do ponto de vista do controlador de mem\u00f3ria do lado da CPU, um LRDIMM surge sempre eletricamente como uma \u00fanica carga, independentemente do n\u00famero real de chips de DRAM ou de ranks a jusante do buffer.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Tecnologia de Multiplica\u00e7\u00e3o de Classifica\u00e7\u00e3o<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Juntamente com chips de buffer dedicados, a LRDIMM tamb\u00e9m suporta a multiplica\u00e7\u00e3o de ranks. \u00c9 capaz de mapear v\u00e1rios ranks f\u00edsicos para um n\u00famero menor de ranks l\u00f3gicos, de modo que o controlador de mem\u00f3ria reconhe\u00e7a apenas um pequeno n\u00famero de ranks l\u00f3gicos. Isto ajuda a ultrapassar o limite de contagem de ranks do controlador. Por outras palavras, \u00e9 poss\u00edvel integrar mais chips de DRAM num \u00fanico m\u00f3dulo de mem\u00f3ria, duplicando ou mesmo multiplicando a sua capacidade sem alterar a arquitetura de hardware do servidor.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Caracter\u00edsticas t\u00e9cnicas do LRDIMM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t