{"id":18827,"date":"2026-07-10T15:59:35","date_gmt":"2026-07-10T07:59:35","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=18827"},"modified":"2026-07-15T14:28:58","modified_gmt":"2026-07-15T06:28:58","slug":"what-is-mrdimm-next-gen-server-memory-for-ai-workloads","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/pt\/news\/what-is-mrdimm-next-gen-server-memory-for-ai-workloads\/","title":{"rendered":"O que \u00e9 o MRDIMM? Mem\u00f3ria de servidor de \u00faltima gera\u00e7\u00e3o para cargas de trabalho de IA"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

\u00c0 medida que entramos na fase de implementa\u00e7\u00e3o em grande escala de LLM e infer\u00eancia de IA, o verdadeiro estrangulamento de desempenho nos sistemas de servidores h\u00e1 muito que se deslocou das unidades de computa\u00e7\u00e3o para o lado da mem\u00f3ria. Nos \u00faltimos cinco anos, o n\u00famero de n\u00facleos das CPUs dos servidores quase triplicou, mas a largura de banda da mem\u00f3ria cresceu a um ritmo muito mais lento, fazendo com que a largura de banda dispon\u00edvel por n\u00facleo diminu\u00edsse de forma constante. A \u201cbarreira da mem\u00f3ria\u201d tornou-se a principal limita\u00e7\u00e3o \u00e0 liberta\u00e7\u00e3o do poder de computa\u00e7\u00e3o. Na infer\u00eancia de LLM, as leituras frequentes da cache KV amplificam ainda mais este problema; em muitos cen\u00e1rios, o d\u00e9bito do sistema \u00e9 determinado diretamente pela largura de banda da mem\u00f3ria, em vez da capacidade de computa\u00e7\u00e3o te\u00f3rica da CPU. \u00c0 medida que a arquitetura DDR tradicional se aproxima dos seus limites f\u00edsicos, o MRDIMM, com a sua arquitetura de multiplexa\u00e7\u00e3o que duplica a largura de banda efetiva, surgiu como um caminho t\u00e9cnico de pr\u00f3xima gera\u00e7\u00e3o para ultrapassar os estrangulamentos de mem\u00f3ria.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

O que \u00e9 o MRDIMM?<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

MRDIMM significa \u00abMultiplexed Rank Dual In-line Memory Module\u00bb. A sua caracter\u00edstica principal \u00e9 a seguinte: sem aumentar a velocidade nativa dos pr\u00f3prios chips de DRAM, o m\u00f3dulo utiliza chips de controlo dedicados para fazer com que duas fileiras funcionem em paralelo, proporcionando o dobro da largura de banda efetiva ao controlador de mem\u00f3ria.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

O mecanismo de \"pista \u00fanica\" da mem\u00f3ria tradicional<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Na mem\u00f3ria DDR tradicional, um rank funciona como um mecanismo de acesso de \u201cpista \u00fanica\u201d. Num m\u00f3dulo de mem\u00f3ria t\u00edpico de duas fileiras, os chips de DRAM est\u00e3o divididos em duas fileiras independentes que partilham o mesmo barramento de dados. Devido \u00e0s limita\u00e7\u00f5es do protocolo DDR, a mem\u00f3ria s\u00f3 pode ativar uma fileira de cada vez para a transfer\u00eancia de dados, deixando a outra fileira num estado de espera. \u00c9 como uma autoestrada de faixa \u00fanica: mesmo que haja duas filas de ve\u00edculos, apenas uma fila pode passar de cada vez, pelo que a capacidade total da estrada n\u00e3o aumenta simplesmente por haver mais ve\u00edculos.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

A abordagem de \"converg\u00eancia em duas faixas\" do MRDIMM<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

A inova\u00e7\u00e3o central do MRDIMM reside na adi\u00e7\u00e3o de um conjunto de chips de buffer de multiplexa\u00e7\u00e3o dedicados ao m\u00f3dulo, permitindo leituras paralelas a partir de duas fileiras e a fus\u00e3o das sa\u00eddas internamente. Mais concretamente, os chips de DRAM em ambos os ranks transmitem dados simultaneamente \u00e0s suas velocidades padr\u00e3o; os chips de multiplexa\u00e7\u00e3o realizam a multiplexa\u00e7\u00e3o por divis\u00e3o de tempo dos dois fluxos de dados no interior do m\u00f3dulo, combinando-os num \u00fanico fluxo com uma velocidade de dados duplicada antes de o enviar para o controlador de mem\u00f3ria do lado da CPU. Do ponto de vista do anfitri\u00e3o, parece estar a interagir com uma mem\u00f3ria de alta velocidade a funcionar ao dobro da velocidade. Do ponto de vista do chip de DRAM, no entanto, os chips continuam a funcionar na sua gama de velocidades padr\u00e3o original, n\u00e3o exigindo quaisquer atualiza\u00e7\u00f5es de processo subjacentes.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Por que raz\u00e3o esta \u00e9 uma solu\u00e7\u00e3o inteligente<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

A eleg\u00e2ncia desta arquitetura reside no facto de contornar o estrangulamento de velocidade f\u00edsica dos pr\u00f3prios chips de DRAM. A simples subida das frequ\u00eancias dos chips enfrentaria uma s\u00e9rie de desafios \u2014 integridade do sinal, consumo de energia, taxas de rendimento e muito mais \u2014, com custos a disparar. O MRDIMM transfere a complexidade para os chips de interface do lado do m\u00f3dulo, conseguindo um aumento da largura de banda ao n\u00edvel do sistema a um custo relativamente acess\u00edvel. Ao mesmo tempo, o MRDIMM mant\u00e9m total compatibilidade ao n\u00edvel do protocolo. O acesso aos dados continua a seguir o alinhamento padr\u00e3o de linha de cache de 64 bytes, e todas as funcionalidades de fiabilidade RAS, tais como a corre\u00e7\u00e3o de erros ECC e o isolamento de falhas, s\u00e3o preservadas. N\u00e3o s\u00e3o necess\u00e1rias modifica\u00e7\u00f5es nos conjuntos de instru\u00e7\u00f5es da mem\u00f3ria do servidor nem nas pilhas de software para a adapta\u00e7\u00e3o. Fisicamente, o MRDIMM tem exatamente a mesma disposi\u00e7\u00e3o de pinos que os RDIMMs DDR5 padr\u00e3o e pode ser inserido diretamente nas ranhuras de mem\u00f3ria existentes do servidor; necessita apenas de suporte nativo da CPU e do BIOS para libertar todo o seu desempenho.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

De 1 chip a 11 chips: diferen\u00e7as de hardware entre a MRDIMM e a mem\u00f3ria padr\u00e3o<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Externamente, o MRDIMM parece quase id\u00eantico a um RDIMM DDR5 padr\u00e3o \u2014 tem o mesmo comprimento, os mesmos pinos e encaixa nos mesmos slots de mem\u00f3ria do servidor. Mas, se virar a placa de circuito impresso (PCB), ver\u00e1 uma diferen\u00e7a significativa ao n\u00edvel do hardware: o MRDIMM possui um conjunto adicional de chips de buffer dedicados, que constituem a base de hardware para duplicar a largura de banda. Um RDIMM DDR5 padr\u00e3o tem apenas um chip de controlo central, enquanto que, de acordo com a norma oficial da JEDEC, um \u00fanico MRDIMM utiliza uma configura\u00e7\u00e3o de chips de n\u00facleo \u201c1+10\u201d.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

1 MRCD: O centro de controlo do m\u00f3dulo<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

MRCD significa \u00abMultiplexed Register Clock Driver\u00bb. Trata-se de uma vers\u00e3o melhorada do RCD tradicional e funciona como o \u00abc\u00e9rebro\u00bb de controlo de todo o MRDIMM. As principais responsabilidades do MRCD incluem: receber e descodificar sinais de endere\u00e7o, comando e rel\u00f3gio provenientes do controlador de mem\u00f3ria; coordenar a temporiza\u00e7\u00e3o de leitura\/grava\u00e7\u00e3o dos dois ranks para garantir o alinhamento preciso dos dois fluxos de dados; e gerir a l\u00f3gica de agendamento de multiplexa\u00e7\u00e3o para garantir que o fluxo de dados combinado n\u00e3o apresente desfasamento de temporiza\u00e7\u00e3o. Em compara\u00e7\u00e3o com um RCD padr\u00e3o, o MRCD apresenta uma complexidade l\u00f3gica interna significativamente maior e um n\u00famero mais elevado de blocos funcionais.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

10 MDBs: O motor paralelo para canais de dados<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

MDB significa \u201cMultiplexed Data Buffer\u201d (Buffer de Dados Multiplexado). Trata-se do novo componente central do MRDIMM e da chave para alcan\u00e7ar o dobro da largura de banda de dados. Cada chip MDB corresponde a uma via de bits de dados e \u00e9 respons\u00e1vel por receber, armazenar em buffer e multiplexar por divis\u00e3o de tempo os bits de dados correspondentes de ambas as fileiras em paralelo. Os 10 MDBs cobrem, em conjunto, todos os canais de dados (incluindo os bits de paridade ECC), fundindo os dois fluxos de dados no interior do m\u00f3dulo e enviando-os ao dobro da velocidade atrav\u00e9s do barramento de mem\u00f3ria. Em termos simples, o MRCD lida com o \u201cagendamento de comandos\u201d, enquanto os MDBs lidam com a \u00abmovimenta\u00e7\u00e3o de dados\u00bb \u2014 os dois trabalham em conjunto para completar todo o processo de multiplexa\u00e7\u00e3o.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Desempenho na pr\u00e1tica do MRDIMM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Largura de banda: um aumento do dobro ou mais\n<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

A largura de banda \u00e9 a principal m\u00e9trica de desempenho do MRDIMM e a sua caracter\u00edstica mais distintiva em compara\u00e7\u00e3o com outros tipos de mem\u00f3ria.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

A MRDIMM de primeira gera\u00e7\u00e3o funciona a uma velocidade padr\u00e3o de 8800 MT\/s, proporcionando uma largura de banda te\u00f3rica de 70,4 GB\/s por canal. Em compara\u00e7\u00e3o com o RDIMM DDR5-6400, atualmente mais comum nos servidores (51,2 GB\/s), isto representa um aumento de largura de banda de cerca de 37,5%; em rela\u00e7\u00e3o \u00e0 plataforma DDR5-5600 da gera\u00e7\u00e3o anterior, o aumento ultrapassa os 40%. Para cargas de trabalho j\u00e1 limitadas pela largura de banda da mem\u00f3ria, esta melhoria pode traduzir-se de forma quase linear em ganhos de desempenho empresarial. A segunda gera\u00e7\u00e3o de MRDIMM eleva ainda mais a velocidade para 12 800 MT\/s, ultrapassando a barreira dos 100 GB\/s por canal e atingindo exatamente o dobro da DDR5-6400. De acordo com o roteiro da JEDEC, a MRDIMM de terceira gera\u00e7\u00e3o tem como meta os 16 000 MT\/s, continuando na trajet\u00f3ria de duplica\u00e7\u00e3o da largura de banda.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Vale a pena referir que este aumento da largura de banda representa um verdadeiro aumento da \u201clargura de banda efetiva\u201d, e n\u00e3o um ganho te\u00f3rico resultante do empilhamento de capacidade. Isto significa que o controlador de mem\u00f3ria consegue, de facto, enviar e receber mais dados por segundo \u2014 uma vantagem fundamental para cargas de trabalho que exigem muita largura de banda.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Lat\u00eancia: um benef\u00edcio inesperado a par da elevada largura de banda<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

A mem\u00f3ria de elevada largura de banda apresenta normalmente uma lat\u00eancia mais elevada, mas o MRDIMM \u00e9 um caso \u00e0 parte. Em compara\u00e7\u00e3o com os RDIMMs DDR5 padr\u00e3o, o MRDIMM proporciona, na verdade, uma lat\u00eancia de acesso efetiva mais baixa em cargas de trabalho sens\u00edveis \u00e0 largura de banda, com redu\u00e7\u00f5es de at\u00e9 40%. Este resultado contraintuitivo deve-se \u00e0 taxa de dados efetiva mais elevada do MRDIMM (8800 MT\/s). Em compara\u00e7\u00e3o com um RDIMM de 6400 MT\/s, o MRDIMM demora menos tempo a completar o mesmo volume de transfer\u00eancia de dados, resultando numa melhor lat\u00eancia de acesso global em cen\u00e1rios de elevada carga e grande profundidade de fila. As medi\u00e7\u00f5es reais da Micron na plataforma Intel Xeon 6 confirmam isto: utilizando ferramentas de teste de lat\u00eancia de mem\u00f3ria, o MRDIMM apresenta um desempenho de lat\u00eancia significativamente melhor do que os RDIMMs DDR5 na mesma plataforma em condi\u00e7\u00f5es de utiliza\u00e7\u00e3o intensiva da largura de banda.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Em compara\u00e7\u00e3o com o LRDIMM, espera-se que a vantagem do MRDIMM em termos de lat\u00eancia seja ainda mais acentuada. Os LRDIMMs, para suportarem capacidades mais elevadas e mais ranks, adicionam camadas de buffer adicionais no caminho dos dados, introduzindo uma sobrecarga de lat\u00eancia n\u00e3o negligenci\u00e1vel. A arquitetura de multiplexa\u00e7\u00e3o do MRDIMM, em contrapartida, apresenta um design de buffer mais simplificado no caminho dos dados, com maior margem de otimiza\u00e7\u00e3o de temporiza\u00e7\u00e3o. Isto torna o MRDIMM uma das poucas solu\u00e7\u00f5es de mem\u00f3ria que oferece simultaneamente \u201celevada largura de banda\u201d e \u201clat\u00eancia relativamente baixa\u201d, tornando-o particularmente adequado para cen\u00e1rios como a finan\u00e7a quantitativa e a an\u00e1lise em tempo real, que exigem ambas as caracter\u00edsticas.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Efici\u00eancia energ\u00e9tica e consumo absoluto de energia<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Em termos de largura de banda por watt, o MRDIMM apresenta um melhor desempenho: o consumo de energia por 1 GB de dados transferidos \u00e9 inferior ao dos RDIMMs tradicionais. Isto deve-se ao facto de o aumento do consumo de energia do chip de interface ser muito menor do que o aumento da largura de banda; assim, numa perspetiva de \u201ccusto de transfer\u00eancia por bit\u201d, \u00e9 mais eficiente. No entanto, em termos de consumo de energia absoluto por m\u00f3dulo, o MRDIMM \u00e9 visivelmente superior ao da mem\u00f3ria padr\u00e3o. Um RDIMM DDR5 t\u00edpico consome cerca de 10 a 12 watts, enquanto um m\u00f3dulo MRDIMM consome entre 18 e 21 watts \u2014 quase o dobro. Esta energia adicional prov\u00e9m principalmente dos 10 chips MDB e do 1 chip MRCD. Para os centros de dados, isto significa que a implementa\u00e7\u00e3o de MRDIMM requer atualiza\u00e7\u00f5es simult\u00e2neas na alimenta\u00e7\u00e3o el\u00e9trica e na capacidade de refrigera\u00e7\u00e3o; o custo total de propriedade inclui n\u00e3o s\u00f3 a aquisi\u00e7\u00e3o da mem\u00f3ria em si, mas tamb\u00e9m os investimentos em infraestruturas.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

MRDIMM vs. RDIMM vs. LRDIMM vs. HBM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\n\n\n\n\n\n\n\n\n
Tipo de mem\u00f3ria<\/th>\nPosicionamento central<\/th>\nVelocidade t\u00edpica<\/th>\nPrincipais vantagens<\/th>\nN\u00edvel de custos<\/th>\nCasos de utiliza\u00e7\u00e3o t\u00edpicos<\/th>\n<\/tr>\n<\/thead>\n
UDIMM<\/td>\nMem\u00f3ria sem buffer do consumidor<\/td>\n4800\u20136400 MT\/s<\/td>\nBaixa lat\u00eancia, baixo custo<\/td>\nBaixa<\/td>\nComputadores de secret\u00e1ria, esta\u00e7\u00f5es de trabalho b\u00e1sicas<\/td>\n<\/tr>\n
RDIMM<\/td>\nMem\u00f3ria padr\u00e3o do servidor<\/td>\n4800\u20136400 MT\/s<\/td>\nEst\u00e1vel, equilibrado, amplamente compat\u00edvel<\/td>\nM\u00e9dio<\/td>\nServidores de uso geral, virtualiza\u00e7\u00e3o<\/td>\n<\/tr>\n
LRDIMM<\/td>\nMem\u00f3ria de alta densidade e alta capacidade<\/td>\n4800\u20135600 MT\/s<\/td>\nCapacidade por m\u00f3dulo muito elevada, compat\u00edvel com configura\u00e7\u00f5es densas<\/td>\nM\u00e9dio-alto<\/td>\nBases de dados em mem\u00f3ria, n\u00f3s de alta capacidade<\/td>\n<\/tr>\n
MRDIMM<\/td>\nMem\u00f3ria de servidor de elevada largura de banda<\/td>\n8800\u201312800 MT\/s<\/td>\nLargura de banda duplicada, boa lat\u00eancia, compat\u00edvel com slots<\/td>\nMais alto<\/td>\nInfer\u00eancia de IA, HPC, an\u00e1lise de dados em tempo real<\/td>\n<\/tr>\n
HBM<\/td>\nMem\u00f3ria de alta largura de banda empilhada em 3D<\/td>\nMais de 6400 MT\/s<\/td>\nLargura de banda extremamente elevada, implementada junto \u00e0s unidades de computa\u00e7\u00e3o<\/td>\nMuito elevado<\/td>\nAceleradores de GPU, chips de treino de IA<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

\u00c9 importante referir que o MRDIMM e o HBM n\u00e3o s\u00e3o tecnologias concorrentes, mas sim complementares. A HBM utiliza empilhamento 3D e \u00e9 integrada diretamente nas GPUs ou nos aceleradores de IA, situando-se extremamente pr\u00f3xima das unidades de computa\u00e7\u00e3o para proporcionar uma largura de banda ultra-elevada pr\u00f3xima da mem\u00f3ria, mas a sua capacidade \u00e9 limitada pelo espa\u00e7o do pacote e o seu custo \u00e9 extremamente elevado \u2014 destina-se \u00e0 computa\u00e7\u00e3o acelerada do lado da GPU. O MRDIMM, por outro lado, \u00e9 implementado em ranhuras de mem\u00f3ria padr\u00e3o na placa-m\u00e3e do servidor como mem\u00f3ria principal do sistema da CPU, com capacidades por m\u00f3dulo que atingem 256 GB ou at\u00e9 mais, a um custo muito inferior ao da HBM \u2014 destina-se \u00e0 computa\u00e7\u00e3o de uso geral do lado da CPU. Num servidor de IA t\u00edpico, as placas de GPU est\u00e3o equipadas com HBM para a computa\u00e7\u00e3o central, enquanto o lado da CPU est\u00e1 equipado com MRDIMM para o agendamento do sistema, o pr\u00e9-processamento de dados e a gest\u00e3o da cache KV \u2014 cada um desempenhando o seu pr\u00f3prio papel e, em conjunto, suportando as cargas de trabalho de IA.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Quatro cen\u00e1rios de aplica\u00e7\u00e3o principais para o MRDIMM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Infer\u00eancia de IA e implementa\u00e7\u00e3o de modelos de grande dimens\u00e3o<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

A infer\u00eancia de modelos de IA de grande dimens\u00e3o \u00e9, atualmente, o cen\u00e1rio de aplica\u00e7\u00e3o mais cr\u00edtico do MRDIMM e a \u00e1rea que mais cresce. Durante a infer\u00eancia de modelos de grande escala (LLM), cada token gerado requer leituras repetidas da cache KV. \u00c0 medida que a concorr\u00eancia aumenta e o n\u00famero de par\u00e2metros do modelo cresce, o volume de leituras da cache KV dispara, e o rendimento do sistema passa frequentemente a ser limitado diretamente pela largura de banda da mem\u00f3ria, em vez da capacidade de computa\u00e7\u00e3o da CPU.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

A largura de banda duplicada do MRDIMM traduz-se diretamente num maior rendimento de infer\u00eancia. Em testes reais na plataforma Intel Xeon 6, os servidores equipados com MRDIMM apresentaram um aumento de velocidade de cerca de 33% em tarefas de infer\u00eancia de LLM \u2014 o que significa que um \u00fanico servidor consegue processar mais pedidos simult\u00e2neos, reduzindo significativamente o custo de infer\u00eancia por token. Para servidores de infer\u00eancia baseados em CPU, n\u00f3s de infer\u00eancia na periferia e cen\u00e1rios de implementa\u00e7\u00e3o de modelos de pequena a m\u00e9dia dimens\u00e3o, o MRDIMM est\u00e1 a emergir como uma op\u00e7\u00e3o econ\u00f3mica de melhoria de desempenho.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Computa\u00e7\u00e3o de Alto Desempenho<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

As cargas de trabalho tradicionais de HPC \u2014 computa\u00e7\u00e3o cient\u00edfica, simula\u00e7\u00e3o meteorol\u00f3gica, simula\u00e7\u00e3o num\u00e9rica, gen\u00f3mica \u2014 s\u00e3o tamb\u00e9m alvos privilegiados para o MRDIMM. Estas aplica\u00e7\u00f5es processam normalmente conjuntos de dados massivos, com os n\u00facleos da CPU a lerem continuamente grandes matrizes e vectores a partir da mem\u00f3ria. Quando o n\u00famero de n\u00facleos ultrapassa um determinado limite, a largura de banda da mem\u00f3ria torna-se o gargalo no pipeline de computa\u00e7\u00e3o, deixando muitos n\u00facleos inativos \u00e0 espera de dados. A elevada largura de banda do MRDIMM permite alimentar melhor as CPUs multi-core, mantendo mais n\u00facleos ocupados simultaneamente. Para cargas de trabalho de HPC limitadas pela largura de banda da mem\u00f3ria, o aumento de desempenho proporcionado pelo MRDIMM aproxima-se do ganho te\u00f3rico de largura de banda \u2014 da ordem dos 30% a 40%. Para centros de supercomputa\u00e7\u00e3o e institui\u00e7\u00f5es de investiga\u00e7\u00e3o, isto traduz-se numa melhoria de desempenho equivalente a cerca de uma gera\u00e7\u00e3o, a um custo relativamente acess\u00edvel, sem necessidade de substituir a CPU.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Finan\u00e7as e An\u00e1lise de Dados em Tempo Real<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Os casos de utiliza\u00e7\u00e3o no setor financeiro \u2014 negocia\u00e7\u00e3o de alta frequ\u00eancia, quantifica\u00e7\u00e3o de risco, armazenamento de dados em tempo real \u2014 imp\u00f5em requisitos extremamente rigorosos ao desempenho da mem\u00f3ria: n\u00e3o s\u00f3 uma elevada largura de banda, mas tamb\u00e9m baixa lat\u00eancia e elevado determinismo. Tomemos como exemplos os c\u00e1lculos do valor em risco (VaR) ou os modelos de avalia\u00e7\u00e3o de op\u00e7\u00f5es: estas tarefas t\u00eam de analisar e processar conjuntos de dados massivos em intervalos de tempo extremamente curtos, e a largura de banda da mem\u00f3ria determina diretamente o tempo total de cada c\u00e1lculo de risco.\u00a0<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

No teste de desempenho STAC-A2 para an\u00e1lise de risco financeiro, as plataformas equipadas com MRDIMM j\u00e1 estabeleceram novos recordes de desempenho, reduzindo drasticamente os ciclos de c\u00e1lculo dos modelos quantitativos. A vantagem do MRDIMM reside na capacidade de proporcionar uma elevada largura de banda, mantendo simultaneamente uma lat\u00eancia inferior \u00e0 das mem\u00f3rias de alta capacidade, como o LRDIMM, satisfazendo assim os requisitos tanto de \u201cvelocidade\u201d como de \u201cestabilidade\u201d. Para as institui\u00e7\u00f5es financeiras, que s\u00e3o altamente sens\u00edveis \u00e0 velocidade de negocia\u00e7\u00e3o e \u00e0 rapidez computacional, a MRDIMM oferece uma op\u00e7\u00e3o para tirar ainda mais partido do desempenho da arquitetura DDR tradicional.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Computa\u00e7\u00e3o em nuvem de alta densidade e virtualiza\u00e7\u00e3o<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

\u00c0 medida que o n\u00famero de n\u00facleos de CPU num \u00fanico servidor ultrapassa a barreira dos 100 n\u00facleos, os fornecedores de servi\u00e7os na nuvem e os centros de dados empresariais enfrentam um novo problema: a largura de banda de mem\u00f3ria dispon\u00edvel por n\u00facleo continua a diminuir, afetando o desempenho das inst\u00e2ncias na nuvem e das m\u00e1quinas virtuais. Em cen\u00e1rios de virtualiza\u00e7\u00e3o de alta densidade, um \u00fanico servidor pode alojar dezenas de m\u00e1quinas virtuais, cada uma com uma largura de banda de mem\u00f3ria muito limitada.\u00a0Quando v\u00e1rios inquilinos executam simultaneamente cargas de trabalho que exigem muita mem\u00f3ria, a disputa pela largura de banda pode facilmente causar flutua\u00e7\u00f5es no desempenho, comprometendo o cumprimento do acordo de n\u00edvel de servi\u00e7o (SLA).<\/span>\u00a0<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

A tecnologia MRDIMM aumenta a largura de banda total da mem\u00f3ria do sistema, aumentando indiretamente a largura de banda m\u00e9dia dispon\u00edvel por n\u00facleo e por VM, permitindo assim uma maior densidade de VMs. Para os fornecedores de servi\u00e7os na nuvem, isto significa que \u00e9 poss\u00edvel alojar mais inst\u00e2ncias na nuvem por servidor, melhorando a utiliza\u00e7\u00e3o do hardware e o retorno do investimento. No caso das nuvens privadas empresariais, melhora a estabilidade do desempenho em ambientes multi-tenant.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Panorama do setor e tend\u00eancias futuras<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

A cadeia industrial do MRDIMM \u00e9 composta por tr\u00eas camadas. A camada a montante, relativa aos chips de interface, apresenta as maiores barreiras tecnol\u00f3gicas; a Montage Technology, enquanto uma das principais empresas l\u00edderes no padr\u00e3o JEDEC, \u00e9 um fornecedor global fundamental de chips MRCD\/MDB, com os seus produtos de segunda gera\u00e7\u00e3o j\u00e1 em fase de envios em grande escala. Entre os fornecedores de m\u00f3dulos a n\u00edvel interm\u00e9dio contam-se a Samsung, a Micron, a SK hynix e outras, tendo todas lan\u00e7ado produtos MRDIMM que abrangem v\u00e1rios n\u00edveis de capacidade. A plataforma de CPU a jusante centra-se atualmente no Intel Xeon 6, a primeira plataforma de servidor com suporte nativo para MRDIMM. De um modo geral, o MRDIMM encontra-se atualmente em transi\u00e7\u00e3o da valida\u00e7\u00e3o inicial para a implementa\u00e7\u00e3o experimental em escala: os produtos de primeira gera\u00e7\u00e3o a 8800 MT\/s est\u00e3o em produ\u00e7\u00e3o e t\u00eam sido implementados em pequena escala junto dos principais fornecedores de servi\u00e7os na nuvem e empresas de IA, enquanto a segunda gera\u00e7\u00e3o a 12800 MT\/s se encontra na fase de valida\u00e7\u00e3o em grande escala.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Os pr\u00f3ximos dois a tr\u00eas anos constituir\u00e3o o per\u00edodo cr\u00edtico para que o MRDIMM avance rumo \u00e0 ado\u00e7\u00e3o generalizada, impulsionado por tr\u00eas fatores principais: o aumento da procura por largura de banda do KV Cache decorrente da infer\u00eancia de IA, a redu\u00e7\u00e3o das diferen\u00e7as de custo \u00e0 medida que a produ\u00e7\u00e3o ganha escala e o alargamento do suporte por parte de mais plataformas de CPU. De acordo com o roteiro da JEDEC, o MRDIMM continuar\u00e1 a evoluir ao longo da trajet\u00f3ria de 8800 MT\/s, 12800 MT\/s e 16000 MT\/s. Antes de as normas DDR6 serem implementadas em grande escala, o MRDIMM servir\u00e1 como o principal caminho para o aumento da largura de banda no ecossistema de mem\u00f3ria DDR, complementando a HBM de forma em camadas e diferenciada para dar resposta, em conjunto, \u00e0s necessidades de mem\u00f3ria tanto do lado da CPU como do lado do acelerador na era da IA.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Se olharmos para tr\u00e1s, para a hist\u00f3ria da tecnologia da mem\u00f3ria, verificamos que todas as inova\u00e7\u00f5es arquitet\u00f3nicas ocorreram num momento em que o poder de computa\u00e7\u00e3o e a largura de banda ficaram significativamente desequilibrados. O MRDIMM \u00e9 precisamente um produto da explos\u00e3o computacional da IA. N\u00e3o pretende subverter a estrutura fundamental da mem\u00f3ria DDR; em vez disso, atrav\u00e9s de uma arquitetura de multiplexa\u00e7\u00e3o inteligente, consegue um salto na largura de banda dentro do ecossistema existente. \u00c0 medida que a procura por infer\u00eancia de IA e HPC continua a crescer e que o ecossistema da plataforma da CPU amadurece, espera-se que o MRDIMM evolua de um componente opcional para servidores topo de gama para uma configura\u00e7\u00e3o comum da mem\u00f3ria principal do lado da CPU na era da IA, trabalhando em conjunto com a HBM para construir uma hierarquia de mem\u00f3ria em camadas e complementar que sustente a evolu\u00e7\u00e3o cont\u00ednua da infraestrutura de computa\u00e7\u00e3o da pr\u00f3xima gera\u00e7\u00e3o.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

\u00c0 medida que a arquitetura tradicional da DDR se aproxima dos seus limites f\u00edsicos, a MRDIMM, com a sua arquitetura de multiplexa\u00e7\u00e3o que duplica a largura de banda efetiva, surgiu como uma via t\u00e9cnica de pr\u00f3xima gera\u00e7\u00e3o para ultrapassar os estrangulamentos de mem\u00f3ria.<\/p>","protected":false},"author":4,"featured_media":18868,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[52],"tags":[],"class_list":["post-18827","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-news"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/posts\/18827","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/users\/4"}],"replies":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/comments?post=18827"}],"version-history":[{"count":0,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/posts\/18827\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/media\/18868"}],"wp:attachment":[{"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/media?parent=18827"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/categories?post=18827"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/tags?post=18827"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}