{"id":10778,"date":"2025-08-14T10:34:52","date_gmt":"2025-08-14T02:34:52","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=10778"},"modified":"2025-08-14T10:34:55","modified_gmt":"2025-08-14T02:34:55","slug":"ddr6-memory-officially-announced-17600-mt-s-speed-ignites-performance-revolution","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/pt\/news\/ddr6-memory-officially-announced-17600-mt-s-speed-ignites-performance-revolution\/","title":{"rendered":"Anunciada oficialmente a mem\u00f3ria DDR6: velocidade de 17.600 MT\/s d\u00e1 in\u00edcio a uma revolu\u00e7\u00e3o no desempenho"},"content":{"rendered":"<p>O roteiro e o cronograma de comercializa\u00e7\u00e3o da DDR6, o padr\u00e3o de mem\u00f3ria da pr\u00f3xima gera\u00e7\u00e3o amplamente esperado pela ind\u00fastria global de tecnologia, foi finalizado. Em colabora\u00e7\u00e3o com os principais fabricantes de DRAM e l\u00edderes de plataformas de processadores, o \u00f3rg\u00e3o de padr\u00f5es da ind\u00fastria JEDEC confirma que a mem\u00f3ria DDR6 ser\u00e1 lan\u00e7ada em dispositivos de ponta em 2026 e entrar\u00e1 em ado\u00e7\u00e3o em massa em 2027. Este avan\u00e7o visa aumentar significativamente a efici\u00eancia da computa\u00e7\u00e3o para atender \u00e0s crescentes demandas por IA e computa\u00e7\u00e3o de alto desempenho.<\/p>\n<h2>Desempenho inovador<\/h2>\n<p>Em compara\u00e7\u00e3o com a corrente dominante atual <a href=\"\/pt\/products-category\/ddr-memory\/\"><span style=\"color: #00ccff;\">DDR5<\/span><\/a> a mem\u00f3ria DDR6 proporciona um salto de gera\u00e7\u00e3o no desempenho do n\u00facleo. A sua taxa de transfer\u00eancia de dados de base come\u00e7a em 8.800 MT\/s, aumentando at\u00e9 17.600 MT\/s. Os m\u00f3dulos especiais com overclock podem atingir velocidades superiores a 21.000 MT\/s. Em termos de arquitetura, a DDR6 substitui o design de sub-canais duplos de 32 bits da DDR5 por uma configura\u00e7\u00e3o de sub-canais qu\u00e1druplos de 24 bits. Esta reestrutura\u00e7\u00e3o aumenta substancialmente as capacidades de processamento paralelo de dados e a efici\u00eancia da largura de banda, embora aumente os requisitos de integridade do sinal nos sistemas.<\/p>\n<h2>Nova norma f\u00edsica: CAMM2 assume o controlo<\/h2>\n<p>A DDR6 adopta a nova norma de conectores CAMM2, substituindo as ranhuras DIMM e SO-DIMM com d\u00e9cadas de exist\u00eancia. O design CAMM2 permite uma maior densidade de m\u00f3dulos, menor imped\u00e2ncia el\u00e9ctrica e um perfil f\u00edsico mais fino. Os principais fornecedores de hardware demonstraram prot\u00f3tipos CAMM2 de 64 GB, resolvendo os estrangulamentos de capacidade inerentes \u00e0s ranhuras DDR5.<\/p>\n<h2>Cronograma de produ\u00e7\u00e3o da Clear: lan\u00e7amento em 2026, expans\u00e3o em 2027<\/h2>\n<p>A DDR6 est\u00e1 atualmente em fase de valida\u00e7\u00e3o t\u00e9cnica. Os principais fornecedores de DRAM - Samsung Electronics, SK Hynix e Micron Technology - conclu\u00edram os projectos de prot\u00f3tipos de chips e est\u00e3o a colaborar com a Intel e a AMD nos testes de interface ao n\u00edvel da plataforma. O JEDEC finalizou o projeto de especifica\u00e7\u00e3o da DDR6 no final de 2024 e lan\u00e7ar\u00e1 a norma LPDDR6, a sua variante de baixo consumo, no segundo trimestre de 2025. A certifica\u00e7\u00e3o da plataforma ter\u00e1 in\u00edcio em 2026.<\/p>\n<p>As CPUs da pr\u00f3xima gera\u00e7\u00e3o que suportam DDR6, como os processadores m\u00f3veis premium e para servidores da Intel e da AMD, ser\u00e3o lan\u00e7adas em 2026 para servidores de IA, clusters de computa\u00e7\u00e3o de alto desempenho e computadores port\u00e1teis de topo. A ado\u00e7\u00e3o generalizada no mercado de consumo seguir-se-\u00e1 em 2027.<\/p>\n<h2>Os fornecedores aceleram o desenvolvimento do ecossistema<\/h2>\n<p>Os l\u00edderes de mem\u00f3ria est\u00e3o a posicionar-se estrategicamente para a chegada da DDR6. A Samsung Electronics est\u00e1 a tirar partido do seu avan\u00e7ado processo 1c DRAM para preparar a produ\u00e7\u00e3o em massa de LPDDR6, tendo alegadamente atingido taxas de rendimento aceit\u00e1veis em testes de stress t\u00e9rmico. A Samsung planeia fornecer chips LPDDR6 para plataformas m\u00f3veis como o Snapdragon 8 Elite Gen 2 da Qualcomm at\u00e9 ao final de 2025. A Micron e a SK Hynix est\u00e3o a adaptar o mesmo processo para produtos de pr\u00f3xima gera\u00e7\u00e3o, incluindo o HBM4, para fornecer solu\u00e7\u00f5es abrangentes de mem\u00f3ria de IA.<\/p>\n<p>Os parceiros do ecossistema est\u00e3o a avan\u00e7ar em paralelo. As empresas de controladores, como a Synopsys, e os programadores de chipsets m\u00f3veis, incluindo a Qualcomm e a MediaTek, iniciaram adapta\u00e7\u00f5es de hardware para LPDDR6. Isto ir\u00e1 acelerar o desenvolvimento de dispositivos de IA de ponta. Os fabricantes de m\u00f3dulos, como a Longsys, est\u00e3o a desenvolver produtos LPCAMM2 para satisfazer as futuras exig\u00eancias dos PC e dos telem\u00f3veis em termos de mem\u00f3ria densa e de elevado desempenho.<\/p>\n<h2>Principais factores: Expans\u00e3o da IA e actualiza\u00e7\u00f5es do centro de dados<\/h2>\n<p>O desenvolvimento de DDR6 e LPDDR6 \u00e9 impulsionado por duas tend\u00eancias cr\u00edticas: Primeiro, as aplica\u00e7\u00f5es de IA generativa est\u00e3o a expandir-se rapidamente para dispositivos de ponta. A alta largura de banda e o consumo de energia ultrabaixo do LPDDR6 s\u00e3o essenciais para smartphones, tablets e laptops que executam modelos localizados de linguagem grande. Em segundo lugar, os centros de dados globais est\u00e3o a passar por um grande ciclo de atualiza\u00e7\u00e3o. A penetra\u00e7\u00e3o do servidor DDR5 atingir\u00e1 65% em 2025, enquanto o desempenho e a escalabilidade superiores da DDR6 suportar\u00e3o melhor o treino de IA e as cargas de trabalho HPC que exigem uma enorme largura de banda de mem\u00f3ria.<\/p>\n<h2>Conclus\u00e3o: Reformula\u00e7\u00e3o do cen\u00e1rio competitivo<\/h2>\n<p>A transi\u00e7\u00e3o para a DDR6 ir\u00e1 acelerar a concorr\u00eancia no sector. A CXMT da China planeia a produ\u00e7\u00e3o em massa de LPDDR5X at\u00e9 2026, pressionando a Samsung, a SK Hynix e a Micron a acelerar a implementa\u00e7\u00e3o de LPDDR6. A ado\u00e7\u00e3o dos m\u00f3dulos CAMM2 ainda enfrenta desafios relacionados com os custos da cadeia de fornecimento e a substitui\u00e7\u00e3o das ranhuras DIMM antigas. No entanto, espera-se que o CAMM2 redefina os factores de forma da mem\u00f3ria em toda a ind\u00fastria<em>.<\/em><\/p><p><\/p>","protected":false},"excerpt":{"rendered":"<p>Em colabora\u00e7\u00e3o com os principais fabricantes de DRAM e l\u00edderes de plataformas de processadores, o organismo de normaliza\u00e7\u00e3o da ind\u00fastria JEDEC confirma que a mem\u00f3ria DDR6 ser\u00e1 lan\u00e7ada em dispositivos topo de gama em 2026 e entrar\u00e1 em ado\u00e7\u00e3o em massa em 2027. <\/p>","protected":false},"author":4,"featured_media":10790,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[52],"tags":[295,302,298,301,299,297,305,296,304,303,300],"class_list":["post-10778","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-news","tag-ddr6","tag-ddr6-memory","tag-ddr6-ram","tag-ddr6-ram-development-status","tag-ddr6-ram-release-date","tag-ddr6-release-date","tag-does-ddr6-ram-exist","tag-is-ddr6-out","tag-when-does-ddr6-come-out","tag-when-is-ddr6-ram-coming-out","tag-when-will-ddr6-come-out"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/posts\/10778","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/users\/4"}],"replies":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/comments?post=10778"}],"version-history":[{"count":0,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/posts\/10778\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/media\/10790"}],"wp:attachment":[{"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/media?parent=10778"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/categories?post=10778"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.oscoo.com\/pt\/wp-json\/wp\/v2\/tags?post=10778"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}