Quando o diretor executivo da Phison Electronics, Pua Khein-Seng, declarou publicamente que "a capacidade de produção de NAND para 2026 já estava totalmente reservada", toda a cadeia de fornecimento de semicondutores foi levada a uma nova ronda de discussão.

As operações de leitura e escrita em SSD seguem regras únicas a nível físico, e estas regras fundamentais determinam o seu desempenho. Podemos compreender os seus princípios fundamentais através dos seguintes pontos.

O HBM difere da memória DDR tradicional em seu design de interconexão vertical 3D TSV (Through-Silicon Via). Múltiplas matrizes DRAM são empilhadas verticalmente e conectadas através de vias de silício, e então empacotadas junto com uma matriz lógica (tipicamente uma GPU ou acelerador de IA) em um interpositor de silício.

De acordo com informações públicas, o gigante da memória flash SanDisk anunciou um aumento significativo dos preços contratuais da memória flash NAND para novembro, com um aumento de até 50%. Esta notícia atraiu imediatamente a atenção de toda a cadeia de fornecimento de armazenamento e levou o sector a reconsiderar as futuras tendências do mercado.

Podemos imaginar um SSD como uma cidade inteligente gerida de forma eficiente. Os chips flash NAND que armazenam os dados são como os terrenos e os edifícios da cidade, proporcionando espaço físico para o armazenamento de dados. O controlador SSD é como o governo da cidade e o centro de controlo do tráfego.