{"id":21063,"date":"2026-10-19T16:55:38","date_gmt":"2026-10-19T08:55:38","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=21063"},"modified":"2026-10-19T16:56:25","modified_gmt":"2026-10-19T08:56:25","slug":"what-is-lrdimm","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/it\/news\/what-is-lrdimm\/","title":{"rendered":"Che cos\u2019\u00e8 un LRDIMM?"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Con la rapida diffusione dei modelli di intelligenza artificiale su larga scala, dei database in memoria, dell\u2019analisi dei big data in tempo reale e di altri carichi di lavoro, la domanda delle aziende in termini di capacit\u00e0 di memoria dei server sta crescendo in modo esponenziale. Quando un singolo server deve implementare terabyte o addirittura decine di terabyte di memoria, la memoria registrata tradizionale spesso presenta problemi quali una frequenza operativa ridotta e una minore stabilit\u00e0 a causa di un carico elettrico eccessivo. LRDIMM \u00e8 una tecnologia di memoria di livello enterprise ottimizzata specificamente per scenari ad alta densit\u00e0. \u00c8 diventata una soluzione chiave per i data center che cercano di superare i limiti di capacit\u00e0 di memoria.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Che cos\u2019\u00e8 un LRDIMM?<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

LRDIMM \u00e8 l'acronimo di Load-Reduced DIMM. Si tratta di una tecnologia di memoria per server standardizzata dal JEDEC (Joint Electron Device Engineering Council) e progettata per applicazioni aziendali ad alta densit\u00e0 e grande capacit\u00e0.\u00a0<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Il principio fondamentale alla base della progettazione delle LRDIMM consiste nell\u2019aggiungere chip buffer dedicati al modulo di memoria, creando cos\u00ec un isolamento elettrico tra il controller di memoria della CPU e i chip DRAM. Ci\u00f2 riduce notevolmente il carico elettrico che il bus di memoria deve sostenere. Di conseguenza, anche quando ogni modulo di memoria ha una capacit\u00e0 maggiore o sono installati pi\u00f9 moduli su ciascun canale, il sistema \u00e8 in grado di mantenere una frequenza operativa stabile e l\u2019integrit\u00e0 del segnale. Nel panorama delle tecnologie di memoria per server, l\u2019LRDIMM si posiziona come soluzione per la massima densit\u00e0 di capacit\u00e0. Insieme all\u2019RDIMM per uso generico e all\u2019UDIMM entry-level, costituisce uno dei tre principali tipi di memoria per server, ciascuno dei quali soddisfa esigenze di carico di lavoro diverse.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Come funziona l'LRDIMM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

RDIMM<\/span><\/a>, o DIMM registrata, \u00e8 oggi il tipo di memoria per server pi\u00f9 comunemente utilizzato. Il modulo integra un chip RCD (Register Clock Driver). L\u2019RCD registra e bufferizza solo i segnali di indirizzo, comando, controllo e clock, mentre tutte le linee di lettura\/scrittura dei dati rimangono collegate direttamente ai chip DRAM. Quando il numero di ranghi su un modulo di memoria aumenta, oppure vengono installati pi\u00f9 moduli su un unico canale, il numero di chip DRAM pilotati dalle linee dati cresce in modo significativo, aumentando il carico elettrico del bus. Per mantenere stabili i segnali, il sistema deve ridurre la frequenza operativa della memoria. Ci\u00f2 limita l\u2019ulteriore espansione della capacit\u00e0 di memoria del server. Basandosi sulla tecnologia RDIMM, l\u2019LRDIMM aggiunge un chip iMB (buffer di memoria isolato), comunemente chiamato anche buffer di dati, per creare un\u2019architettura completamente bufferizzata per i segnali di indirizzo e dati.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Isolamento elettrico a buffer completo<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

In un\u2019architettura LRDIMM, i segnali di controllo, di indirizzo e di clock vengono comunque registrati. Anche tutti i segnali di lettura\/scrittura dei dati passano attraverso chip buffer prima di essere inoltrati ai chip DRAM. Dal punto di vista del controller di memoria lato CPU, un LRDIMM appare sempre elettricamente come un unico carico, indipendentemente dal numero effettivo di chip DRAM o di ranghi presenti a valle del buffer.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Tecnologia di moltiplicazione del rango<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Insieme a chip buffer dedicati, la tecnologia LRDIMM supporta anche la moltiplicazione dei rank. \u00c8 in grado di mappare pi\u00f9 rank fisici su un numero inferiore di rank logici, in modo che il controller di memoria riconosca solo un numero ridotto di rank logici. Ci\u00f2 contribuisce a superare il limite del numero di rank imposto dal controller. In altre parole, \u00e8 possibile integrare un numero maggiore di chip DRAM su un singolo modulo di memoria, raddoppiandone o addirittura moltiplicandone la capacit\u00e0 senza modificare l\u2019architettura hardware del server.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Caratteristiche tecniche delle LRDIMM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t