{"id":19659,"date":"2026-08-07T18:10:20","date_gmt":"2026-08-07T10:10:20","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=19659"},"modified":"2026-08-07T18:10:22","modified_gmt":"2026-08-07T10:10:22","slug":"samsung-zhbm-3d-stacked-memory-breaks-ai-bottleneck","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/it\/news\/samsung-zhbm-3d-stacked-memory-breaks-ai-bottleneck\/","title":{"rendered":"Samsung zHBM: la memoria impilata in 3D supera il collo di bottiglia dell'IA"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Il 4 agosto 2026, in occasione della conferenza \u201cFuture of Memory and Storage\u201d (FMS 2026) tenutasi a Santa Clara, in California, Samsung Electronics ha presentato ufficialmente il primo prototipo zHBM del settore, insieme a una soluzione di impilamento verticale per memorie flash NAND denominata zNAND\u2011O. Progettato per l\u2019elaborazione AI su scala ultra-grande di prossima generazione, lo zHBM rappresenta un\u2019architettura di memoria rivoluzionaria che integra verticalmente memoria ad alta larghezza di banda (HBM)<\/span><\/a> direttamente sopra il die di un acceleratore di IA. Ci\u00f2 rappresenta un significativo allontanamento dal packaging 2.5D convenzionale ed \u00e8 ampiamente considerato come un percorso tecnologico fondamentale per superare il collo di bottiglia del \u201cmemory wall\u201d che ostacola la scalabilit\u00e0 delle prestazioni dell\u2019IA.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Rivoluzione architettonica: dal side-by-side al vero impilamento verticale 3D<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

La \u201cz\u201d in zHBM indica l\u2019asse Z verticale nello spazio tridimensionale. L\u2019innovazione principale consiste nel riprogettare radicalmente l\u2019integrazione dell\u2019HBM con la logica di calcolo: passando dal layout affiancato 2.5D, consolidato da tempo, a una vera e propria fusione verticale 3D.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Nelle implementazioni HBM convenzionali, gli stack HBM e il chip dell\u2019acceleratore AI sono disposti fianco a fianco sullo stesso substrato del package, interconnessi tramite un interposer in silicio. I dati viaggiano lungo tracce orizzontali relativamente lunghe sull\u2019interposer, il che impone limiti fisici alla latenza, al consumo energetico e all\u2019ingombro del pacchetto. Questa configurazione fatica a tenere il passo con la crescita esponenziale dell\u2019elaborazione AI e con i suoi requisiti di larghezza di banda di memoria in costante aumento.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

zHBM elimina completamente il percorso di trasmissione orizzontale impilando l\u2019intera memoria HBM direttamente sopra il die dell\u2019acceleratore AI. Questa riduzione della distanza percorsa dai dati si avvicina al limite fisico, riducendo in modo sostanziale la latenza e il consumo energetico delle interconnessioni, con un notevole risparmio di spazio sul substrato. Di conseguenza, sia la densit\u00e0 di calcolo che quella di memoria per unit\u00e0 di superficie risultano notevolmente potenziate, consentendo una profonda integrazione tridimensionale tra calcolo e memoria.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Metriche di prestazione chiave<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Prendendo come riferimento l\u2019HBM5 di nuova generazione di Samsung, non ancora in produzione di massa, l\u2019azienda ha reso noti i dati prestazionali previsti per il concetto zHBM. La tabella seguente evidenzia le differenze principali:<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
Dimensione delle prestazioni<\/th>HBM5\u00a0<\/th>Il concetto zHBM<\/th><\/tr><\/thead>
Prestazioni complessive<\/td>Linea di base<\/td>da 4 a 8 volte quello dell'HBM5<\/td><\/tr>
Densit\u00e0 di memoria<\/td>Linea di base<\/td>>10 volte quello dell'HBM5<\/td><\/tr>
Efficienza energetica<\/td>Linea di base<\/td>Miglioramento di 3 volte<\/td><\/tr>
Resistenza termica complessiva<\/td>Linea di base<\/td>>Riduzione 50%<\/td><\/tr><\/tbody><\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Questi vantaggi non derivano solo dal percorso di trasmissione pi\u00f9 breve, ma anche da un sistema di interfaccia di memoria completamente nuovo. Inoltre, la tecnologia zHBM supporta la personalizzazione in base alle esigenze specifiche dei clienti, consentendo l\u2019integrazione di blocchi IP dedicati nello strato intermedio tra lo stack di memoria e l\u2019acceleratore AI, permettendo cos\u00ec un\u2019espansione flessibile della capacit\u00e0 di memoria o una logica dell\u2019acceleratore su misura per soddisfare i requisiti specifici dei diversi fornitori di chip AI.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Tre tecnologie abilitanti fondamentali<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

La realizzazione dell'architettura zHBM si basa su una combinazione di innovazioni avanzate nei processi di produzione dei semiconduttori. Tre tecnologie chiave costituiscono le fondamenta di questa soluzione:<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Incollaggio ibrido del rame a livello di wafer. <\/span><\/strong>Questo \u00e8 il processo fondamentale per ottenere un impilamento verticale ad alta densit\u00e0. Sostituendo i tradizionali collegamenti a micro-bump, questo processo impiega la saldatura diretta rame-rame per le interconnessioni tra chip, aumentando la densit\u00e0 delle interconnessioni di un ordine di grandezza e riducendo al contempo in modo significativo la resistenza di contatto e la perdita di segnale. Ci\u00f2 consente di realizzare stack di memoria pi\u00f9 alti e velocit\u00e0 di trasmissione dati pi\u00f9 elevate, rendendo l'integrazione 3D fattibile dal punto di vista produttivo.<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Integrazione dell'impilamento multi-wafer. <\/span><\/strong>Sfruttando il know-how derivante dalla tecnologia di impilamento verticale V-NAND e dalla tecnologia TSV (Through-Silicon Via), la tecnologia zHBM integra pi\u00f9 wafer DRAM con il wafer di elaborazione in un\u2019unica struttura 3D monolitica. Questa tecnologia \u00e8 alla base dell\u2019aumento di dieci volte della densit\u00e0 di memoria, garantendo al contempo una solida stabilit\u00e0 elettrica in tutto lo stack.<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Ottimizzazione mirata della gestione termica. <\/span><\/strong>Per affrontare la sfida della dissipazione del calore concentrato, intrinseca all\u2019impilamento verticale, Samsung ha ridotto la resistenza termica complessiva grazie a un\u2019attenta selezione dei materiali e alla progettazione strutturale. Inoltre, i percorsi ad alta conduttivit\u00e0 termica derivanti dall\u2019incollaggio dei wafer fungono da canali ausiliari di dispersione del calore, alleviando l\u2019accumulo termico sopra il die di elaborazione ad alto consumo energetico, garantendo cos\u00ec l\u2019affidabilit\u00e0 a lungo termine per l\u2019impilamento ad alta capacit\u00e0.<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Piano d'azione e posizionamento tecnologico<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Al momento, zHBM rimane una prova di fattibilit\u00e0.<\/strong> Samsung non ha annunciato una tempistica specifica per la produzione di massa. Secondo il consenso generale del settore, la commercializzazione \u00e8 prevista all\u2019incirca nel periodo 2028\u20132029.\u00a0<\/span>Nell\u2019attuale roadmap di Samsung relativa alle memorie, gli sforzi produttivi a breve termine sono concentrati sull\u2019HBM4, la cui produzione di massa \u00e8 iniziata nel febbraio 2026. Nel maggio 2026, l\u2019azienda ha iniziato a fornire campioni di HBM4E, mentre la seconda met\u00e0 del 2026 sar\u00e0 dedicata all\u2019espansione HBM4<\/span><\/a> capacit\u00e0. Sia l\u2019HBM5 che lo zHBM sono concepiti come sviluppi a lungo termine, da introdurre gradualmente man mano che le esigenze di calcolo dell\u2019IA e la maturit\u00e0 produttiva evolvono.<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

A differenza di HBF (Flash ad alta larghezza di banda)<\/span><\/a>, che \u00e8 una soluzione di stacking flash basata su NAND progettata per garantire elevata capacit\u00e0 e costi contenuti, destinata principalmente all\u2019archiviazione dei pesi dei modelli di IA, mentre zHBM \u00e8 una memoria ad alta larghezza di banda basata su DRAM che punta su una latenza ultra-bassa e una larghezza di banda estremamente elevata, pensata appositamente per l\u2019inferenza e l\u2019addestramento in tempo reale dell\u2019IA. Inoltre, la zHBM si differenzia dallo stacking interno dell\u2019HBM convenzionale. Mentre l\u2019HBM standard impila solo i die DRAM all\u2019interno del modulo di memoria e rimane posizionata affiancata al chip di elaborazione, la zHBM realizza un\u2019integrazione verticale trasversale dell\u2019intero sottosistema di memoria con il chip di elaborazione, offrendo un livello di integrazione molto pi\u00f9 elevato.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Sfide legate alla commercializzazione<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Essendo una tecnologia all\u2019avanguardia, la zHBM deve superare numerosi ostacoli ingegneristici prima di poter essere implementata su larga scala.\u00a0<\/p>

  • La resa rappresenta una delle principali preoccupazioni: il bonding a livello di wafer richiede una precisione di allineamento inferiore al micron, mentre l\u2019impilamento multistrato tende a causare un calo esponenziale della resa. Ci\u00f2 impone requisiti rigorosi in termini di pulizia delle fasi iniziali del processo e di precisione delle apparecchiature, mantenendo elevati i costi di produzione nel breve termine.\u00a0<\/li>
  • Le prestazioni termiche devono ancora essere pienamente validate in sistemi reali: nonostante il miglioramento della resistenza termica dichiarato, la memoria \u00e8 posizionata direttamente sopra un die di elaborazione che genera calore, il che comporta una significativa concentrazione localizzata di calore. L'effettiva efficacia della soluzione di raffreddamento in presenza di carichi di lavoro intensi richiede ancora un'approfondita verifica ingegneristica.\u00a0<\/li>
  • Questa architettura costringe i progettisti di chip per l'intelligenza artificiale a ripensare la disposizione interna dei chip, il packaging e i controller di memoria: un ciclo di co-sviluppo lungo e costoso che coinvolge l'intera catena di fornitura.<\/li><\/ul>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t

    La tecnologia zHBM rappresenta un\u2019importante esplorazione tecnologica nell\u2019era post-Moore, volta a una pi\u00f9 profonda integrazione tra memoria ed elaborazione. Supera il limite di larghezza di banda del packaging 2.5D tradizionale e fornisce una base di memoria pi\u00f9 solida per l\u2019addestramento dell\u2019IA su scala ultra-grande di prossima generazione e per l\u2019inferenza dei modelli linguistici di grandi dimensioni. Pi\u00f9 in generale, segnala un cambiamento nell\u2019evoluzione dell\u2019HBM di fascia alta \u2014 dal stacking intra-memoria verso una vera integrazione verticale tra elaborazione e memoria \u2014 e probabilmente stimoler\u00e0 ulteriori progressi nelle tecnologie avanzate di packaging e di memoria, gettando le basi per una scalabilit\u00e0 sostenuta delle prestazioni dell\u2019IA.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

    Il 4 agosto 2026, Samsung Electronics ha presentato ufficialmente il primo prototipo zHBM del settore, insieme a una soluzione di impilamento verticale per memorie flash NAND denominata zNAND\u2011O. Progettata per l\u2019elaborazione AI su scala ultra-grande di prossima generazione, la tecnologia zHBM rappresenta un\u2019architettura di memoria rivoluzionaria<\/p>","protected":false},"author":4,"featured_media":19680,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[52],"tags":[],"class_list":["post-19659","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-news"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/posts\/19659","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/users\/4"}],"replies":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/comments?post=19659"}],"version-history":[{"count":29,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/posts\/19659\/revisions"}],"predecessor-version":[{"id":19692,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/posts\/19659\/revisions\/19692"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/media\/19680"}],"wp:attachment":[{"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/media?parent=19659"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/categories?post=19659"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/tags?post=19659"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}