{"id":18827,"date":"2026-07-10T15:59:35","date_gmt":"2026-07-10T07:59:35","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=18827"},"modified":"2026-07-10T15:59:38","modified_gmt":"2026-07-10T07:59:38","slug":"what-is-mrdimm-next-gen-server-memory-for-ai-workloads","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/it\/news\/what-is-mrdimm-next-gen-server-memory-for-ai-workloads\/","title":{"rendered":"Che cos\u2019\u00e8 MRDIMM? Memoria per server di nuova generazione per carichi di lavoro di intelligenza artificiale"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Con l\u2019avvento della fase di implementazione su larga scala dei modelli di linguaggio di grandi dimensioni (LLM) e dell\u2019inferenza AI, il vero collo di bottiglia delle prestazioni nei sistemi server si \u00e8 da tempo spostato dalle unit\u00e0 di calcolo al lato della memoria. Negli ultimi cinque anni, il numero di core delle CPU dei server \u00e8 quasi triplicato, mentre la larghezza di banda della memoria \u00e8 cresciuta a un ritmo molto pi\u00f9 lento, causando un calo costante della larghezza di banda disponibile per singolo core. Il \u201cmemory wall\u201d \u00e8 diventato il principale vincolo allo sfruttamento della potenza di calcolo. Nell\u2019inferenza dei modelli LLM, le frequenti letture della cache KV amplificano ulteriormente questo problema; in molti scenari, il throughput del sistema \u00e8 determinato direttamente dalla larghezza di banda della memoria piuttosto che dalla capacit\u00e0 di calcolo teorica della CPU. Mentre l\u2019architettura DDR tradizionale si avvicina ai propri limiti fisici, l\u2019MRDIMM, con la sua architettura di multiplexing che raddoppia la larghezza di banda effettiva, si \u00e8 affermata come percorso tecnico di nuova generazione per superare i colli di bottiglia della memoria.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Che cos\u2019\u00e8 MRDIMM?<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

MRDIMM \u00e8 l'acronimo di Multiplexed Rank Dual In-line Memory Module. La sua caratteristica distintiva \u00e8 la seguente: senza aumentare la velocit\u00e0 nativa dei chip DRAM stessi, il modulo utilizza chip di controllo dedicati per far funzionare due ranghi in parallelo, fornendo al controller di memoria una larghezza di banda effettiva raddoppiata.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Il meccanismo \"a corsia unica\" della memoria tradizionale<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Nella memoria DDR tradizionale, un rank funziona come un meccanismo di accesso a \u201ccorsia singola\u201d. In un tipico modulo di memoria a doppio rank, i chip DRAM sono suddivisi in due rank indipendenti che condividono lo stesso bus dati. A causa delle limitazioni del protocollo DDR, la memoria pu\u00f2 attivare solo un rank alla volta per il trasferimento dei dati, lasciando l\u2019altro rank in stato di attesa. \u00c8 come un'autostrada a corsia unica: anche se ci sono due file di veicoli in coda, in un dato momento pu\u00f2 passare solo una fila, quindi la capacit\u00e0 totale della strada non aumenta semplicemente perch\u00e9 ci sono pi\u00f9 veicoli.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

L'approccio \"Dual-Lane Merging\" di MRDIMM<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

L\u2019innovazione principale dell\u2019MRDIMM consiste nell\u2019aggiunta di una serie di chip buffer di multiplexing dedicati sul modulo, che consentono la lettura parallela da due ranghi e l\u2019unione interna delle uscite. Nello specifico, i chip DRAM su entrambi i ranghi trasmettono simultaneamente i dati alle loro velocit\u00e0 standard; i chip di multiplexing effettuano il multiplexing a divisione di tempo dei due flussi di dati all\u2019interno del modulo, combinandoli in un unico flusso con una velocit\u00e0 di trasmissione raddoppiata prima di inviarlo al controller di memoria lato CPU. Dal punto di vista dell\u2019host, sembra che questo interagisca con una memoria ad alta velocit\u00e0 che funziona al doppio della velocit\u00e0. Dal punto di vista dei chip DRAM, tuttavia, questi continuano a funzionare alla loro gamma di velocit\u00e0 standard originale, senza richiedere alcun aggiornamento dei processi sottostanti.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Perch\u00e9 questa \u00e8 una soluzione intelligente<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

L\u2019eleganza di questa architettura sta nel fatto che aggira il collo di bottiglia fisico legato alla velocit\u00e0 dei chip DRAM stessi. Aumentare semplicemente le frequenze dei chip comporterebbe una serie di sfide \u2014 integrit\u00e0 del segnale, consumo energetico, tassi di rendimento e altro ancora \u2014 con costi alle stelle. MRDIMM sposta la complessit\u00e0 sui chip di interfaccia lato modulo, ottenendo un aumento della larghezza di banda a livello di sistema a un costo relativamente gestibile. Allo stesso tempo, MRDIMM mantiene la piena compatibilit\u00e0 a livello di protocollo. L\u2019accesso ai dati segue ancora l\u2019allineamento standard delle linee di cache a 64 byte e tutte le funzionalit\u00e0 di affidabilit\u00e0 RAS, come la correzione degli errori ECC e l\u2019isolamento dei guasti, vengono preservate. Per l\u2019adattamento non sono necessarie modifiche ai set di istruzioni della memoria del server n\u00e9 agli stack software. Dal punto di vista fisico, l\u2019MRDIMM presenta esattamente la stessa configurazione dei pin delle RDIMM DDR5 standard e pu\u00f2 essere inserito direttamente negli slot di memoria dei server esistenti; richiede solo il supporto nativo della CPU e del BIOS per sbloccare le sue piene prestazioni.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Da 1 chip a 11 chip: differenze hardware tra MRDIMM e memoria standard<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Esternamente, l\u2019MRDIMM appare quasi identico a un RDIMM DDR5 standard: stessa lunghezza, stessi pin e si inserisce negli stessi slot di memoria del server. Ma se si capovolge il PCB, si nota una differenza hardware significativa: l\u2019MRDIMM presenta una serie aggiuntiva di chip buffer dedicati, che costituiscono la base hardware per il raddoppio della larghezza di banda. Un RDIMM DDR5 standard ha un solo chip di controllo centrale, mentre, secondo lo standard ufficiale JEDEC, un singolo MRDIMM utilizza una configurazione dei chip con \u201c1+10\u201d core.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

1 MRCD: il centro di controllo del modulo<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

MRCD \u00e8 l'acronimo di Multiplexed Register Clock Driver. Si tratta di una versione aggiornata del tradizionale RCD e funge da \"cervello\" di controllo dell'intero MRDIMM. Le principali responsabilit\u00e0 dell\u2019MRCD includono: la ricezione e la decodifica dei segnali di indirizzo, comando e clock provenienti dal controller di memoria; il coordinamento della temporizzazione di lettura\/scrittura dei due rank per garantire un allineamento preciso dei due flussi di dati; e la gestione della logica di pianificazione del multiplexing per garantire che il flusso di dati unificato non presenti alcuna distorsione di temporizzazione. Rispetto a un RCD standard, l\u2019MRCD presenta una complessit\u00e0 logica interna significativamente maggiore e un numero pi\u00f9 elevato di blocchi funzionali.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

10 MDB: il motore parallelo per i canali dati<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

MDB \u00e8 l\u2019acronimo di Multiplexed Data Buffer. Si tratta del nuovo componente centrale delle MRDIMM e della chiave per ottenere una larghezza di banda dei dati raddoppiata. Ogni chip MDB corrisponde a una corsia di bit di dati ed \u00e8 responsabile della ricezione, del buffering e del multiplexing a divisione di tempo dei bit di dati corrispondenti provenienti da entrambi i ranghi in parallelo. I 10 MDB coprono collettivamente tutti i canali di dati (compresi i bit di parit\u00e0 ECC), unendo i due flussi di dati all\u2019interno del modulo e inviandoli a una velocit\u00e0 doppia sul bus di memoria. In termini semplici, l\u2019MRCD gestisce la \u201cpianificazione dei comandi\u201d, mentre gli MDB gestiscono il \u201ctrasferimento dei dati\u201d: i due lavorano insieme per completare l\u2019intero processo di multiplexing.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Prestazioni effettive di MRDIMM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Larghezza di banda: un aumento pari al doppio o pi\u00f9\n<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

La larghezza di banda \u00e8 il parametro prestazionale fondamentale dell\u2019MRDIMM e la sua caratteristica distintiva rispetto ad altri tipi di memoria.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Le MRDIMM di prima generazione funzionano a una velocit\u00e0 standard di 8800 MT\/s, offrendo una larghezza di banda teorica di 70,4 GB\/s per canale. Rispetto all\u2019attuale RDIMM DDR5-6400, la soluzione pi\u00f9 diffusa nei server (51,2 GB\/s), ci\u00f2 rappresenta un aumento della larghezza di banda di circa il 37,51%; rispetto alla piattaforma DDR5-5600 della generazione precedente, l\u2019incremento supera il 401%. Per i carichi di lavoro gi\u00e0 limitati dalla larghezza di banda della memoria, questo miglioramento pu\u00f2 tradursi in un aumento quasi lineare delle prestazioni aziendali. L\u2019MRDIMM di seconda generazione spinge ulteriormente la velocit\u00e0 a 12.800 MT\/s, superando la barriera dei 100 GB\/s per canale e raggiungendo esattamente il doppio rispetto al DDR5-6400. Secondo la roadmap del JEDEC, la MRDIMM di terza generazione punta a 16000 MT\/s, proseguendo lungo il percorso di raddoppio della larghezza di banda.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Vale la pena sottolineare che questo aumento della larghezza di banda rappresenta un vero e proprio incremento della \u201clarghezza di banda effettiva\u201d, non un guadagno teorico derivante dall\u2019accumulo di capacit\u00e0. Ci\u00f2 significa che il controller di memoria \u00e8 effettivamente in grado di inviare e ricevere pi\u00f9 dati al secondo: un vantaggio fondamentale per i carichi di lavoro che richiedono un\u2019elevata larghezza di banda.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Latenza: un vantaggio inaspettato che si aggiunge all'elevata larghezza di banda<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Le memorie ad alta larghezza di banda presentano in genere una latenza pi\u00f9 elevata, ma le MRDIMM rappresentano un\u2019eccezione. Rispetto alle RDIMM DDR5 standard, le MRDIMM garantiscono infatti una latenza di accesso effettiva inferiore in presenza di carichi di lavoro sensibili alla larghezza di banda, con riduzioni fino a 40%. Questo risultato controintuitivo deriva dalla maggiore velocit\u00e0 effettiva di trasmissione dati delle MRDIMM (8800 MT\/s). Rispetto a un RDIMM da 6400 MT\/s, l\u2019MRDIMM impiega meno tempo a completare lo stesso volume di trasferimento dati, garantendo una migliore latenza di accesso complessiva in scenari caratterizzati da carico elevato e profondit\u00e0 di coda elevata. Le misurazioni effettuate da Micron in condizioni reali sulla piattaforma Intel Xeon 6 lo confermano: utilizzando strumenti di test della latenza della memoria, l\u2019MRDIMM mostra prestazioni di latenza significativamente migliori rispetto alle RDIMM DDR5 sulla stessa piattaforma in condizioni di elevata intensit\u00e0 di larghezza di banda.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Rispetto alle LRDIMM, il vantaggio in termini di latenza delle MRDIMM dovrebbe essere ancora pi\u00f9 marcato. Le LRDIMM, per supportare capacit\u00e0 pi\u00f9 elevate e un numero maggiore di ranghi, aggiungono ulteriori livelli di buffering sul percorso dei dati, introducendo un sovraccarico di latenza non trascurabile. L\u2019architettura di multiplexing delle MRDIMM, al contrario, presenta un design del buffer pi\u00f9 snello sul percorso dei dati, con un maggiore margine di ottimizzazione dei tempi. Ci\u00f2 rende le MRDIMM una delle poche soluzioni di memoria in grado di offrire sia \u201celevata larghezza di banda\u201d che \u201clatenza relativamente bassa\u201d, rendendole particolarmente adatte a scenari quali la finanza quantitativa e l\u2019analisi in tempo reale, che richiedono entrambe queste caratteristiche.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Efficienza energetica e consumo energetico assoluto<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

In termini di larghezza di banda per watt, l\u2019MRDIMM offre prestazioni migliori: l\u2019energia consumata per ogni 1 GB di dati trasferiti \u00e8 inferiore rispetto a quella delle RDIMM tradizionali. Ci\u00f2 \u00e8 dovuto al fatto che l\u2019aumento del consumo energetico del chip di interfaccia \u00e8 di gran lunga inferiore all\u2019aumento della larghezza di banda; pertanto, dal punto di vista del \u201ccosto di trasferimento per bit\u201d, risulta pi\u00f9 efficiente. Tuttavia, in termini di consumo energetico assoluto per modulo, l\u2019MRDIMM \u00e8 notevolmente superiore rispetto alla memoria standard. Un tipico modulo RDIMM DDR5 assorbe circa 10-12 watt, mentre un modulo MRDIMM consuma tra i 18 e i 21 watt, quasi il doppio. Questa energia in pi\u00f9 deriva principalmente dai 10 chip MDB e dall\u2019unico chip MRCD. Per i data center, ci\u00f2 significa che l\u2019implementazione delle MRDIMM richiede un potenziamento simultaneo dell\u2019alimentazione e della capacit\u00e0 di raffreddamento; il costo totale di propriet\u00e0 include non solo l\u2019acquisto della memoria in s\u00e9, ma anche gli investimenti nell\u2019infrastruttura.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

MRDIMM vs. RDIMM vs. LRDIMM vs. HBM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\n\n\n\n\n\n\n\n\n
Tipo di memoria<\/th>\nPosizionamento centrale<\/th>\nVelocit\u00e0 tipica<\/th>\nVantaggi principali<\/th>\nFascia di costo<\/th>\nCasi d'uso tipici<\/th>\n<\/tr>\n<\/thead>\n
UDIMM<\/td>\nMemoria non bufferizzata per uso consumer<\/td>\n4800\u20136400 MT\/s<\/td>\nBassa latenza, basso costo<\/td>\nBasso<\/td>\nComputer desktop, workstation di base<\/td>\n<\/tr>\n
RDIMM<\/td>\nMemoria standard del server<\/td>\n4800\u20136400 MT\/s<\/td>\nStabile, equilibrato, ampiamente compatibile<\/td>\nMedio<\/td>\nServer generici, virtualizzazione<\/td>\n<\/tr>\n
LRDIMM<\/td>\nMemoria ad alta densit\u00e0 e alta capacit\u00e0<\/td>\n4800\u20135600 MT\/s<\/td>\nCapacit\u00e0 per modulo molto elevata, supporta configurazioni ad alta densit\u00e0<\/td>\nMedio-alto<\/td>\nDatabase in memoria, nodi ad alta capacit\u00e0<\/td>\n<\/tr>\n
MRDIMM<\/td>\nMemoria del server ad alta larghezza di banda<\/td>\n8800\u201312800 MT\/s<\/td>\nLarghezza di banda raddoppiata, buona latenza, compatibile con gli slot<\/td>\nPi\u00f9 alto<\/td>\nInferenza AI, HPC, analisi dei dati in tempo reale<\/td>\n<\/tr>\n
HBM<\/td>\nMemoria 3D a banda larga impilata<\/td>\n6400+ MT\/s<\/td>\nLarghezza di banda estremamente elevata, implementata in prossimit\u00e0 delle unit\u00e0 di elaborazione<\/td>\nMolto alto<\/td>\nAcceleratori GPU, chip per l'addestramento dell'IA<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

\u00c8 importante sottolineare che MRDIMM e HBM non sono tecnologie concorrenti, bens\u00ec complementari. L\u2019HBM utilizza l\u2019impilamento 3D ed \u00e8 integrata direttamente all\u2019interno delle GPU o degli acceleratori AI, posizionandosi estremamente vicino alle unit\u00e0 di calcolo per fornire una memoria vicina al processore con larghezza di banda ultra elevata, ma la sua capacit\u00e0 \u00e8 limitata dallo spazio disponibile nel package e il suo costo \u00e8 estremamente elevato: serve quindi per l\u2019elaborazione accelerata lato GPU. L\u2019MRDIMM, d\u2019altra parte, viene installato negli slot di memoria standard sulla scheda madre del server come memoria principale del sistema della CPU, con capacit\u00e0 per modulo che raggiungono i 256 GB o anche superiori, a un costo di gran lunga inferiore a quello dell\u2019HBM: \u00e8 destinato all\u2019elaborazione generica lato CPU. In un tipico server AI, le schede GPU sono dotate di HBM per l\u2019elaborazione centrale, mentre il lato CPU \u00e8 dotato di MRDIMM per la pianificazione del sistema, la pre-elaborazione dei dati e la gestione della cache KV: ciascuna svolge il proprio ruolo e insieme supportano i carichi di lavoro di intelligenza artificiale.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Quattro scenari applicativi chiave per MRDIMM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Inferenza AI e gestione di modelli di grandi dimensioni<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

L'inferenza con modelli di intelligenza artificiale di grandi dimensioni rappresenta attualmente lo scenario applicativo pi\u00f9 critico per MRDIMM e l'area in pi\u00f9 rapida crescita. Durante l\u2019inferenza dei modelli di grandi dimensioni (LLM), ogni token generato richiede letture ripetute della cache KV. Con l\u2019aumentare della concorrenza e del numero di parametri del modello, il volume delle letture della cache KV cresce in modo esponenziale e il throughput del sistema spesso risulta limitato direttamente dalla larghezza di banda della memoria piuttosto che dalla potenza di calcolo della CPU.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

La larghezza di banda raddoppiata delle MRDIMM si traduce direttamente in una maggiore produttivit\u00e0 nell\u2019inferenza. Nei test sul campo condotti sulla piattaforma Intel Xeon 6, i server dotati di MRDIMM hanno mostrato un aumento di velocit\u00e0 di circa 33% nelle attivit\u00e0 di inferenza LLM: ci\u00f2 significa che un singolo server \u00e8 in grado di gestire un maggior numero di richieste simultanee, riducendo significativamente il costo di inferenza per token. Per i server di inferenza basati su CPU, i nodi di inferenza edge e gli scenari di distribuzione di modelli di piccole e medie dimensioni, l\u2019MRDIMM si sta affermando come un\u2019opzione conveniente per migliorare le prestazioni.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Calcolo ad alte prestazioni<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Anche i carichi di lavoro HPC tradizionali \u2014 calcolo scientifico, simulazioni meteorologiche, simulazioni numeriche, genomica \u2014 rappresentano obiettivi primari per le MRDIMM. Queste applicazioni elaborano in genere set di dati di grandi dimensioni, con i core della CPU impegnati a leggere continuamente matrici e array di grandi dimensioni dalla memoria. Quando il numero di core supera una certa soglia, la larghezza di banda della memoria diventa il collo di bottiglia nella pipeline di calcolo, lasciando molti core inattivi in attesa dei dati. L\u2019elevata larghezza di banda delle MRDIMM consente di alimentare meglio le CPU multi-core, mantenendo occupati contemporaneamente un maggior numero di core. Per i carichi di lavoro HPC limitati dalla larghezza di banda della memoria, l\u2019incremento delle prestazioni offerto dalle MRDIMM si avvicina al guadagno teorico di larghezza di banda \u2014 dell\u2019ordine di 30% a 40%. Per i centri di supercalcolo e gli istituti di ricerca, ci\u00f2 si traduce in un miglioramento delle prestazioni pari all\u2019incirca a una generazione, a un costo relativamente gestibile, senza dover sostituire la CPU.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Finanza e analisi dei dati in tempo reale<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

I casi d\u2019uso nel settore finanziario \u2014 trading ad alta frequenza, quantificazione del rischio, data warehousing in tempo reale \u2014 impongono requisiti estremamente rigorosi in termini di prestazioni della memoria: non solo un\u2019elevata larghezza di banda, ma anche bassa latenza ed elevato determinismo. Si prendano ad esempio i calcoli del valore a rischio (VaR) o i modelli di valutazione delle opzioni: queste attivit\u00e0 richiedono l\u2019analisi e l\u2019elaborazione di enormi set di dati in intervalli di tempo estremamente brevi, e la larghezza di banda della memoria determina direttamente il tempo totale necessario per ciascun calcolo del rischio.\u00a0<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Nel benchmark STAC-A2 per l\u2019analisi dei rischi finanziari, le piattaforme dotate di MRDIMM hanno gi\u00e0 stabilito nuovi record di prestazioni, riducendo drasticamente i tempi di calcolo dei modelli quantitativi. Il vantaggio della tecnologia MRDIMM risiede nella capacit\u00e0 di fornire un'elevata larghezza di banda mantenendo al contempo una latenza inferiore rispetto alle memorie ad alta capacit\u00e0 come le LRDIMM, soddisfacendo cos\u00ec sia i requisiti di \u201cvelocit\u00e0\u201d che quelli di \u201cstabilit\u00e0\u201d. Per gli istituti finanziari, particolarmente sensibili alla velocit\u00e0 di negoziazione e alla tempestivit\u00e0 dei calcoli, l\u2019MRDIMM offre un\u2019opzione per ottenere il massimo in termini di prestazioni dall\u2019architettura DDR tradizionale.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Cloud computing ad alta densit\u00e0 e virtualizzazione<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Man mano che il numero di core delle CPU dei singoli server supera la soglia dei 100 core, i fornitori di servizi cloud e i data center aziendali si trovano ad affrontare un nuovo problema: la larghezza di banda di memoria disponibile per singolo core continua a diminuire, compromettendo le prestazioni delle istanze cloud e delle macchine virtuali. Negli scenari di virtualizzazione ad alta densit\u00e0, un singolo server pu\u00f2 ospitare decine di macchine virtuali, ciascuna con una larghezza di banda di memoria molto limitata.\u00a0Quando pi\u00f9 tenant eseguono contemporaneamente carichi di lavoro che richiedono un uso intensivo della memoria, la contesa per la larghezza di banda pu\u00f2 facilmente causare fluttuazioni nelle prestazioni, compromettendo il rispetto degli accordi sul livello di servizio (SLA).<\/span>\u00a0<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

La tecnologia MRDIMM aumenta la larghezza di banda totale della memoria di sistema, incrementando indirettamente la larghezza di banda media disponibile per core e per macchina virtuale, consentendo cos\u00ec una maggiore densit\u00e0 di macchine virtuali. Per i fornitori di servizi cloud, ci\u00f2 significa poter ospitare un maggior numero di istanze cloud per server, migliorando l\u2019utilizzo dell\u2019hardware e il ritorno sull\u2019investimento. Per i cloud privati aziendali, garantisce una maggiore stabilit\u00e0 delle prestazioni in ambienti multi-tenant.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Panorama del settore e tendenze future<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

La catena industriale MRDIMM si articola su tre livelli. Il livello a monte, quello dei chip di interfaccia, presenta le barriere tecnologiche pi\u00f9 elevate; Montage Technology, in qualit\u00e0 di una delle principali aziende leader nello standard JEDEC, \u00e8 un fornitore globale chiave di chip MRCD\/MDB, con i suoi prodotti di seconda generazione gi\u00e0 in fase di consegna in serie. Tra i fornitori di moduli a livello intermedio figurano Samsung, Micron, SK hynix e altri, che hanno tutti lanciato prodotti MRDIMM che coprono diverse fasce di capacit\u00e0. La piattaforma CPU a valle \u00e8 attualmente incentrata su Intel Xeon 6, la prima piattaforma server con supporto nativo per MRDIMM. Nel complesso, la tecnologia MRDIMM si trova attualmente in una fase di transizione dalla validazione iniziale alla distribuzione sperimentale su larga scala: i prodotti di prima generazione a 8800 MT\/s sono in produzione e sono stati implementati su piccola scala presso i principali fornitori di servizi cloud e aziende specializzate in intelligenza artificiale, mentre quelli di seconda generazione a 12800 MT\/s sono in fase di validazione su larga scala.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

I prossimi due o tre anni rappresenteranno il periodo cruciale per l\u2019adozione su larga scala della tecnologia MRDIMM, trainata da tre fattori chiave: l\u2019impennata della domanda di larghezza di banda della cache KV derivante dall\u2019inferenza AI, la riduzione dei divari di costo con l\u2019aumentare della produzione e l\u2019ampliamento del supporto da parte di un numero crescente di piattaforme CPU. Secondo la roadmap del JEDEC, la tecnologia MRDIMM continuer\u00e0 a evolversi seguendo un percorso che prevede velocit\u00e0 di 8800 MT\/s, 12800 MT\/s e 16000 MT\/s. Prima che gli standard DDR6 vedano un\u2019implementazione su larga scala, l\u2019MRDIMM funger\u00e0 da percorso principale per l\u2019aggiornamento della larghezza di banda all\u2019interno dell\u2019ecosistema delle memorie DDR, integrando l\u2019HBM in modo stratificato e differenziato per supportare congiuntamente le esigenze di memoria sia lato CPU che lato acceleratore nell\u2019era dell\u2019IA.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Se si ripercorre la storia della tecnologia della memoria, ogni innovazione architettonica si \u00e8 verificata in un momento in cui la potenza di calcolo e la larghezza di banda erano diventate significativamente sbilanciate. L\u2019MRDIMM \u00e8 proprio il risultato dell\u2019esplosione computazionale dell\u2019IA. Non cerca di stravolgere la struttura fondamentale della memoria DDR, ma, grazie a un\u2019architettura di multiplexing ingegnosa, consente un salto di qualit\u00e0 in termini di larghezza di banda all\u2019interno dell\u2019ecosistema esistente. Con la continua crescita della domanda di inferenza IA e HPC e la maturazione dell\u2019ecosistema delle piattaforme CPU, si prevede che l\u2019MRDIMM si evolva da componente opzionale per server di fascia alta a configurazione standard per la memoria principale lato CPU nell\u2019era dell\u2019IA, affiancandosi all\u2019HBM per costruire una gerarchia di memorie stratificata e complementare in grado di sostenere la continua evoluzione dell\u2019infrastruttura di calcolo di prossima generazione.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

Mentre l'architettura DDR tradizionale si avvicina ai propri limiti fisici, la tecnologia MRDIMM, grazie alla sua architettura di multiplexing che raddoppia la larghezza di banda effettiva, si \u00e8 affermata come la strada da seguire per superare i colli di bottiglia della memoria.<\/p>","protected":false},"author":4,"featured_media":18868,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[49],"tags":[],"class_list":["post-18827","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-company-news"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/posts\/18827","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/users\/4"}],"replies":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/comments?post=18827"}],"version-history":[{"count":59,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/posts\/18827\/revisions"}],"predecessor-version":[{"id":18895,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/posts\/18827\/revisions\/18895"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/media\/18868"}],"wp:attachment":[{"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/media?parent=18827"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/categories?post=18827"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.oscoo.com\/it\/wp-json\/wp\/v2\/tags?post=18827"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}