{"id":15814,"date":"2026-03-05T14:53:12","date_gmt":"2026-03-05T06:53:12","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=15814"},"modified":"2026-03-06T16:10:47","modified_gmt":"2026-03-06T08:10:47","slug":"z-angle-memory-the-next-generation-stacked-dram-for-ai-and-hpc","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/fr\/news\/z-angle-memory-the-next-generation-stacked-dram-for-ai-and-hpc\/","title":{"rendered":"M\u00e9moire Z-Angle : La DRAM empil\u00e9e de nouvelle g\u00e9n\u00e9ration pour l'IA et le HPC"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
La croissance rapide des mod\u00e8les de grands langages, de l'IA g\u00e9n\u00e9rative et de l'informatique \u00e0 haute performance (HPC) a pouss\u00e9 les architectures de m\u00e9moire traditionnelles jusqu'\u00e0 leurs limites physiques. Haut M\u00e9moire \u00e0 bande passante (HBM)<\/a><\/span> est depuis longtemps l'\u00e9talon-or des acc\u00e9l\u00e9rateurs d'IA, mais il est confront\u00e9 \u00e0 des goulets d'\u00e9tranglement croissants en termes de capacit\u00e9, de consommation d'\u00e9nergie et de gestion thermique \u00e0 mesure que la hauteur et la densit\u00e9 des piles augmentent.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"Intel\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
D\u00e9but f\u00e9vrier 2026, M\u00e9moire de l'angle Z (ZAM)<\/strong> est apparue comme une solution sp\u00e9cialement con\u00e7ue pour relever ces d\u00e9fis. D\u00e9velopp\u00e9e conjointement par Intel et SAIMEMORY, une filiale \u00e0 100 % de SoftBank Corp, ZAM est une architecture DRAM empil\u00e9e de nouvelle g\u00e9n\u00e9ration con\u00e7ue pour red\u00e9finir la mise \u00e0 l'\u00e9chelle de la m\u00e9moire pour les charges de travail intensives en donn\u00e9es.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Qu'est-ce que la m\u00e9moire de l'angle Z ?<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
M\u00e9moire de l'angle Z (ZAM)<\/strong> est une architecture DRAM empil\u00e9e en 3D con\u00e7ue pour d\u00e9passer les limites d'\u00e9chelle de la HBM conventionnelle. Son nom vient de l'innovation qui la caract\u00e9rise : une topologie d'interconnexion diagonale, en forme de Z<\/strong> qui remplace les trous verticaux dans le silicium (TSV) utilis\u00e9s dans toutes les conceptions HBM actuelles.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Contrairement aux piles de m\u00e9moire traditionnelles qui acheminent les signaux de haut en bas, le ZAM utilise un c\u00e2blage diagonal en quinconce pour d\u00e9placer les donn\u00e9es dans la pile. Ce changement, petit mais radical, permet de r\u00e9soudre trois probl\u00e8mes critiques : une capacit\u00e9 insuffisante pour les grands mod\u00e8les d'IA, une consommation d'\u00e9nergie excessive dans les centres de donn\u00e9es et une accumulation de chaleur ing\u00e9rable dans les bo\u00eetiers denses.<\/strong> Le ZAM n'est pas une mise \u00e0 niveau progressive. Il s'agit d'une refonte compl\u00e8te de la m\u00e9moire empil\u00e9e, qui vise un d\u00e9ploiement commercial pour les centres de donn\u00e9es d'intelligence artificielle et les syst\u00e8mes de calcul intensif \u00e0 l'horizon 2030.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Innovations techniques fondamentales<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Les gains de performance du ZAM proviennent de cinq avanc\u00e9es techniques \u00e9troitement int\u00e9gr\u00e9es, chacune \u00e9tant con\u00e7ue pour fonctionner dans le cadre des r\u00e8gles modernes de fabrication des semi-conducteurs.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Topologie d'interconnexion diagonale. <\/strong>Le ZAM repose sur l'abandon des TSV verticaux au profit d'interconnexions diagonales en quinconce. Cette structure r\u00e9partit uniform\u00e9ment les contraintes m\u00e9caniques et la chaleur sur l'ensemble de la pile, au lieu de les concentrer le long d'\u00e9troites colonnes verticales. Elle raccourcit \u00e9galement les trajets moyens des signaux, r\u00e9duisant ainsi la latence et la perte de puissance.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Liaison hybride cuivre-cuivre. <\/strong>Le ZAM remplace les anciens microbumps et les connexions par soudure par une liaison hybride cuivre-cuivre directe. Cette connexion au niveau atomique r\u00e9duit la r\u00e9sistance et l'inductance, am\u00e9liore l'int\u00e9grit\u00e9 des signaux et permet \u00e0 la pile de se comporter comme un bloc de silicium unique et monolithique plut\u00f4t que comme une s\u00e9rie de matrices discr\u00e8tes.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Fabrication Via-in-One. <\/strong>Le ZAM utilise un processus via-in-one simplifi\u00e9 pour former ses interconnexions diagonales en une seule \u00e9tape de production. Cela permet de r\u00e9duire la complexit\u00e9 de la fabrication, d'am\u00e9liorer le rendement et de r\u00e9duire les co\u00fbts de production par rapport au processus TSV en plusieurs \u00e9tapes n\u00e9cessaire pour l'HBM.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Conception sans condensateur. <\/strong>Le ZAM \u00e9limine totalement les condensateurs on-die. Cela lib\u00e8re une surface de silicium pr\u00e9cieuse pour les cellules de m\u00e9moire, augmentant directement la densit\u00e9 de stockage sans r\u00e9duire les n\u0153uds de processus. Il simplifie \u00e9galement la conception des puces et am\u00e9liore l'efficacit\u00e9 \u00e9lectrique.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Int\u00e9gration de l'EMIB. <\/strong>ZAM est optimis\u00e9 pour le syst\u00e8me Intel Pont d'interconnexion multidisque int\u00e9gr\u00e9 (EMIB)<\/strong> de l'emballage. Cela permet une connectivit\u00e9 \u00e0 grande vitesse et \u00e0 faible latence entre les piles ZAM et les processeurs d'intelligence artificielle, cr\u00e9ant ainsi un complexe de calcul coh\u00e9rent et tr\u00e8s performant.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

ZAM vs. HBM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Le tableau ci-dessous pr\u00e9sente la comparaison entre le ZAM et les solutions HBM3e largement d\u00e9ploy\u00e9es et les solutions HBM4 \u00e0 venir, sur la base de prototypes et d'objectifs de conception divulgu\u00e9s publiquement.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\n\n\n\n\n\n\n\n\n\n
M\u00e9trique<\/th>\nZAM<\/th>\nHBM3e (actuel)<\/th>\nHBM4 (\u00e0 venir)<\/th>\n<\/tr>\n<\/thead>\n
Capacit\u00e9 par pile<\/strong><\/td>\nJusqu'\u00e0 512 Go<\/td>\n24-36GB<\/td>\n24-48GB<\/td>\n<\/tr>\n
Nombre maximal de couches d'empilage<\/strong><\/td>\n50+ couches<\/td>\n12-16 couches<\/td>\n16-20 couches<\/td>\n<\/tr>\n
Consommation \u00e9lectrique<\/strong><\/td>\n40-50% inf\u00e9rieur \u00e0 HBM3e<\/td>\nBase de r\u00e9f\u00e9rence<\/td>\n~20% inf\u00e9rieur \u00e0 HBM3e<\/td>\n<\/tr>\n
Type d'interconnexion<\/strong><\/td>\nAngle Z diagonal cuivre<\/td>\nTSV verticaux<\/td>\nTSV verticaux<\/td>\n<\/tr>\n
Performance thermique<\/strong><\/td>\nPilier thermique central ; points chauds faibles<\/td>\nPoints chauds \u00e0 haute altitude<\/td>\nAm\u00e9lioration mod\u00e9r\u00e9e<\/td>\n<\/tr>\n
Cas d'utilisation cible<\/strong><\/td>\nFormation \u00e0 l'IA \u00e0 grande \u00e9chelle, HPC<\/td>\nInf\u00e9rence de l'IA dans le nuage<\/td>\nCharges de travail d'IA de taille moyenne \u00e0 grande<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Principaux avantages de ZAM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Capacit\u00e9 de m\u00e9moire in\u00e9gal\u00e9e. <\/strong>ZAM livre 2 \u00e0 3 fois la capacit\u00e9<\/strong> des piles HBM actuelles, avec un objectif de 512 Go par pile. Cela permet \u00e0 des mod\u00e8les de fondation plus importants de fonctionner avec moins d'acc\u00e9l\u00e9rateurs, ce qui simplifie la conception du syst\u00e8me et r\u00e9duit le co\u00fbt total de possession.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Efficacit\u00e9 \u00e9nerg\u00e9tique spectaculaire. <\/strong>La consommation d'\u00e9nergie est r\u00e9duite de 40-50%<\/strong> par rapport \u00e0 HBM3e. Pour les clusters d'intelligence artificielle \u00e0 grande \u00e9chelle, cela permet de r\u00e9duire les co\u00fbts \u00e9nerg\u00e9tiques, de diminuer les besoins en refroidissement et d'atteindre les objectifs de d\u00e9veloppement durable.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Gestion thermique sup\u00e9rieure. <\/strong>Le HBM traditionnel est limit\u00e9 \u00e0 environ 16-20 couches en raison de goulets d'\u00e9tranglement thermiques. Le routage diagonal de ZAM cr\u00e9e un pilier thermique central qui distribue la chaleur sur l'ensemble de la pile, ce qui permet un empilement fiable des couches HBM. 50+ couches<\/strong> sans points chauds dangereux.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Stabilit\u00e9 m\u00e9canique am\u00e9lior\u00e9e. <\/strong>Les interconnexions diagonales r\u00e9partissent uniform\u00e9ment les contraintes sur la puce, ce qui r\u00e9duit les risques de d\u00e9formation et de d\u00e9faillance dans les piles de grande taille. Cela am\u00e9liore la fiabilit\u00e9 \u00e0 long terme dans les entreprises et les centres de donn\u00e9es.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Fabrication simplifi\u00e9e. <\/strong>Le processus via-in-one et la conception sans condensateur rationalisent la production. Les premi\u00e8res estimations sugg\u00e8rent que le ZAM peut \u00eatre fabriqu\u00e9 \u00e0 un co\u00fbt inf\u00e9rieur \u00e0 celui des piles HBM complexes tout en offrant une capacit\u00e9 bien plus \u00e9lev\u00e9e.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Historique du d\u00e9veloppement et partenariats industriels<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Cette technologie s'appuie sur la technologie Intel Collage de DRAM de nouvelle g\u00e9n\u00e9ration (NGDB)<\/strong> Ce programme a \u00e9t\u00e9 d\u00e9velopp\u00e9 avec le soutien du projet AMT (Advanced Memory Technology) du minist\u00e8re am\u00e9ricain de l'\u00e9nergie et des laboratoires nationaux Sandia. Cette recherche s'est concentr\u00e9e sur la rupture des compromis puissance-capacit\u00e9-bande passante qui limitent les DRAM conventionnelles.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
SAIMEMORY a \u00e9t\u00e9 fond\u00e9e en d\u00e9cembre 2024 en tant que filiale de SoftBank avec une seule mission : d\u00e9velopper la m\u00e9moire de nouvelle g\u00e9n\u00e9ration pour l'IA. Le partenariat officiel entre Intel et SAIMEMORY a \u00e9t\u00e9 annonc\u00e9 le 2 f\u00e9vrier 2026<\/strong>Le ZAM a fait ses d\u00e9buts en tant que prototype mondial un jour plus tard, \u00e0 l'occasion de la conf\u00e9rence de l'Union europ\u00e9enne sur l'environnement et le d\u00e9veloppement durable. Intel Connection Japon 2026<\/strong>. Dans le cadre de cette collaboration, Intel apporte son expertise en mati\u00e8re d'emballage et de collage, tandis que SAIMEMORY se charge du d\u00e9veloppement et de la commercialisation de l'architecture.<\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Cas d'utilisation dans le monde r\u00e9el<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
ZAM est con\u00e7u pour les charges de travail les plus exigeantes de l'informatique moderne :<\/div>
  • Formation de mod\u00e8les d'IA \u00e0 grande \u00e9chelle. <\/strong>La capacit\u00e9 massive par pile \u00e9limine les goulets d'\u00e9tranglement de la m\u00e9moire pour les mod\u00e8les de fondation \u00e0 des billions de param\u00e8tres, ce qui permet une formation plus rapide et une conception plus simple des grappes.<\/li>
  • Inf\u00e9rence de l'IA en nuage \u00e0 l'\u00e9chelle. <\/strong>La baisse de la consommation d'\u00e9nergie r\u00e9duit les co\u00fbts d'exploitation pour les fournisseurs de cloud \u00e0 grande \u00e9chelle qui ex\u00e9cutent des charges de travail d'inf\u00e9rence en continu.<\/li>
  • Calcul \u00e0 haute performance. <\/strong>Les simulations scientifiques, la mod\u00e9lisation m\u00e9t\u00e9orologique et la mod\u00e9lisation financi\u00e8re b\u00e9n\u00e9ficient d'une plus grande capacit\u00e9 et d'un acc\u00e8s \u00e0 la m\u00e9moire stable et \u00e0 faible latence.<\/li>
  • Mise en commun de la m\u00e9moire CXL. <\/strong>L'empilement efficace et la bande passante \u00e9lev\u00e9e du ZAM en font une solution naturelle pour la mise en commun de la m\u00e9moire CXL (compute express link), ce qui permet de disposer de ressources de m\u00e9moire flexibles et partag\u00e9es dans les centres de donn\u00e9es modernes.<\/li>
  • IA de pointe et syst\u00e8mes autonomes. <\/strong>L'am\u00e9lioration de l'efficacit\u00e9 \u00e9nerg\u00e9tique favorise les d\u00e9ploiements de l'IA dans les environnements p\u00e9riph\u00e9riques \u00e0 alimentation limit\u00e9e, de l'automatisation industrielle aux v\u00e9hicules autonomes.<\/li><\/ul><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t

    Situation actuelle et calendrier futur<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    Au d\u00e9but de l'ann\u00e9e 2026, ZAM reste en d\u00e9veloppement actif avec une feuille de route claire et publique :<\/div>
    • f\u00e9vrier 2026<\/strong>: Premier prototype de d\u00e9monstration \u00e0 Intel Connection Japan, ax\u00e9 sur la gestion thermique.<\/div><\/li>
    • 2027<\/strong>: Des \u00e9chantillons d'ing\u00e9nierie et des puces d'essai devraient \u00eatre mis \u00e0 la disposition des partenaires mat\u00e9riels.<\/div><\/li>
    • 2030<\/strong>: Objectif de d\u00e9ploiement commercial de masse pour les centres de donn\u00e9es d'IA et les syst\u00e8mes HPC.<\/div><\/li><\/ul>
      La plateforme est encore en cours d'affinement, mais les premiers r\u00e9sultats des prototypes valident ses principales revendications en mati\u00e8re de capacit\u00e9, de puissance et de performances thermiques. Le ZAM est largement consid\u00e9r\u00e9 comme un candidat de premier plan pour succ\u00e9der \u00e0 l'HBM dans le paysage des m\u00e9moires d'IA apr\u00e8s 2030.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
      \n\t\t\t\t
      \n\t\t\t\t\t\t\t

      La m\u00e9moire \u00e0 angle Z repr\u00e9sente un changement de paradigme dans la conception des DRAM empil\u00e9es. En rempla\u00e7ant les TSV verticaux par une topologie d'interconnexion diagonale en forme de Z, elle s'attaque aux contraintes les plus persistantes de la m\u00e9moire HBM. Mais le paysage concurrentiel de la m\u00e9moire AI est dynamique. Des technologies concurrentes, telles que le zHBM r\u00e9cemment annonc\u00e9 par Samsung, visent \u00e9galement l'\u00e8re post-HBM4 avec des revendications agressives en mati\u00e8re de performances. En outre, la commercialisation r\u00e9ussie de toute nouvelle architecture de m\u00e9moire d\u00e9pend de l'obtention d'un rendement de fabrication \u00e9lev\u00e9, de structures de co\u00fbts comp\u00e9titives et, surtout, de l'adoption par les principaux fournisseurs d'acc\u00e9l\u00e9rateurs et de syst\u00e8mes d'IA. Par cons\u00e9quent, bien que le ZAM pr\u00e9sente un sch\u00e9ma directeur convaincant, son passage du stade de prototype \u00e0 celui de norme industrielle d\u00e9pendra de sa capacit\u00e9 \u00e0 surmonter ces d\u00e9fis r\u00e9els en mati\u00e8re d'ing\u00e9nierie et d'\u00e9cosyst\u00e8me.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

      La m\u00e9moire \u00e0 angle droit (ZAM) est une architecture DRAM empil\u00e9e en 3D con\u00e7ue pour surmonter les limites d'\u00e9chelle de la m\u00e9moire HBM conventionnelle. Son nom vient de l'innovation qui la caract\u00e9rise : une topologie d'interconnexion diagonale, en forme de Z, qui remplace les trous verticaux dans le silicium (TSV) utilis\u00e9s.<\/p>","protected":false},"author":4,"featured_media":15873,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[52],"tags":[],"class_list":["post-15814","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-news"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/posts\/15814","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/users\/4"}],"replies":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/comments?post=15814"}],"version-history":[{"count":73,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/posts\/15814\/revisions"}],"predecessor-version":[{"id":15923,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/posts\/15814\/revisions\/15923"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/media\/15873"}],"wp:attachment":[{"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/media?parent=15814"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/categories?post=15814"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/tags?post=15814"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}