{"id":13057,"date":"2025-11-12T17:00:43","date_gmt":"2025-11-12T09:00:43","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=13057"},"modified":"2025-11-19T15:45:12","modified_gmt":"2025-11-19T07:45:12","slug":"hbm-the-high-bandwidth-revolution-reshaping-the-semiconductor-memory-landscape","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/fr\/news\/hbm-the-high-bandwidth-revolution-reshaping-the-semiconductor-memory-landscape\/","title":{"rendered":"HBM : la r\u00e9volution de la large bande passante remod\u00e8le le paysage des m\u00e9moires \u00e0 semi-conducteurs"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Face \u00e0 l'essor de l'intelligence artificielle, de l'informatique haute performance et des centres de donn\u00e9es en nuage, les syst\u00e8mes de m\u00e9moire traditionnels sont confront\u00e9s \u00e0 des d\u00e9fis sans pr\u00e9c\u00e9dent. Les performances des processeurs continuent de cro\u00eetre de mani\u00e8re exponentielle, mais les vitesses de transfert des donn\u00e9es peinent \u00e0 suivre, cr\u00e9ant un \"goulot d'\u00e9tranglement de la bande passante\" qui limite les performances globales du syst\u00e8me. En r\u00e9ponse \u00e0 cette situation, HBM (m\u00e9moire \u00e0 grande largeur de bande)<\/strong> est n\u00e9. Gr\u00e2ce \u00e0 l'utilisation d'un emballage empil\u00e9 en 3D et d'interfaces de bus ultra-larges, la m\u00e9moire HBM augmente consid\u00e9rablement la bande passante de transfert de donn\u00e9es par watt de puissance. Elle est d\u00e9sormais consid\u00e9r\u00e9e comme l'une des technologies cl\u00e9s capables de repousser les limites de la performance des m\u00e9moires.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

La technologie et l'architecture du HBM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

La m\u00e9moire HBM se distingue de la m\u00e9moire DDR traditionnelle par les caract\u00e9ristiques suivantes 3D TSV (Via \u00e0 travers le silicium)<\/strong> conception d'interconnexion verticale. Plusieurs puces DRAM sont empil\u00e9es verticalement et connect\u00e9es par des vias en silicium, puis regroup\u00e9es avec une puce logique (g\u00e9n\u00e9ralement un GPU ou un acc\u00e9l\u00e9rateur d'intelligence artificielle) sur un interposeur en silicium. Cette conception raccourcit consid\u00e9rablement les chemins de signaux, ce qui permet des vitesses de transfert beaucoup plus \u00e9lev\u00e9es pour une consommation d'\u00e9nergie moindre. \u00c0 l'inverse, DDR4 et DDR5<\/a><\/span> utilisent encore le c\u00e2blage parall\u00e8le conventionnel des circuits imprim\u00e9s, o\u00f9 l'augmentation de la largeur de bande s'accompagne de co\u00fbts plus \u00e9lev\u00e9s en termes d'alimentation et d'int\u00e9grit\u00e9 des signaux.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
Fonctionnalit\u00e9<\/th>HBM<\/th>DDR4<\/th>DDR5<\/th><\/tr><\/thead>
Connexion<\/td>Empilage vertical de TSV<\/td>C\u00e2blage parall\u00e8le du circuit imprim\u00e9<\/td>C\u00e2blage parall\u00e8le du circuit imprim\u00e9<\/td><\/tr>
Emballage<\/td>Co-packag\u00e9 avec le d\u00e9 logique (2.5D)<\/td>Module s\u00e9par\u00e9<\/td>Module s\u00e9par\u00e9<\/td><\/tr>
Vitesse par broche<\/td>~2 Gbps<\/td>~3,2 Gbps<\/td>~6,4 Gbps<\/td><\/tr>
Largeur de bande totale (par pile)<\/td>256 Go\/s (HBM2) - 1 TB\/s (HBM3E)<\/td>~25 GB\/s<\/td>~50 GB\/s<\/td><\/tr>
Efficacit\u00e9 \u00e9nerg\u00e9tique<\/td>Haut<\/td>Moyen<\/td>Moyenne-\u00e9lev\u00e9e<\/td><\/tr>
Applications<\/td>HPC, IA, GPU, R\u00e9seaux<\/td>PC, serveurs<\/td>PC, serveurs<\/td><\/tr><\/tbody><\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

En 2025, la technologie HBM aura atteint les niveaux suivants HBM3E<\/strong>qui offre jusqu'\u00e0 24 Go par pile et des bandes passantes atteignant 1,2 TB\/s. La nouvelle g\u00e9n\u00e9ration, HBM4<\/strong>Il est pr\u00e9vu qu'il utilise un chiplet + interposeur actif<\/em> pour une int\u00e9gration et une efficacit\u00e9 thermique encore plus grandes.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Le paysage industriel : Oligopole et obstacles techniques<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Le HBM est extr\u00eamement difficile \u00e0 fabriquer. Les principaux d\u00e9fis sont les suivants Rendement de l'empilage 3D, pr\u00e9cision de l'emballage, dissipation de la chaleur et fabrication d'interposeurs. <\/strong>En cons\u00e9quence, le march\u00e9 mondial est tr\u00e8s concentr\u00e9 et domin\u00e9 par trois grands producteurs de m\u00e9moires :<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
Entreprise<\/th>Part de march\u00e9 (environ)<\/th>Produit de base<\/th>Principaux clients<\/th><\/tr><\/thead>
SK hynix<\/td>50%+<\/td>HBM3 \/ HBM3E<\/td>NVIDIA, AMD, Intel<\/td><\/tr>
Samsung<\/td>35%<\/td>HBM2E \/ HBM3<\/td>AMD, Google, Amazon<\/td><\/tr>
Micron<\/td>10-15%<\/td>HBM2E \/ HBM3<\/td>NVIDIA, Meta, Tesla<\/td><\/tr><\/tbody><\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Pendant ce temps, les entreprises japonaises et ta\u00efwanaises (comme Kioxia, Nanya et Winbond) en sont encore au stade de la recherche et du d\u00e9veloppement et accusent un retard de deux \u00e0 trois g\u00e9n\u00e9rations en mati\u00e8re de commercialisation. En Chine continentale, CXMT<\/strong> et YMTC<\/strong> ont lanc\u00e9 des projets HBM pr\u00e9coces, mais en raison d'une capacit\u00e9 d'emballage avanc\u00e9e limit\u00e9e et de la d\u00e9pendance \u00e0 l'\u00e9gard des \u00e9quipements import\u00e9s, la production \u00e0 grande \u00e9chelle n'est pas attendue pour bient\u00f4t.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Cet \"oligopole technique\" conf\u00e8re \u00e0 quelques entreprises un \u00e9norme pouvoir de fixation des prix. Entre 2023 et 2025, les GPU H100, H200 et Blackwell de NVIDIA ont fait exploser la demande de HBM, ce qui a entra\u00een\u00e9 des b\u00e9n\u00e9fices records pour SK hynix et une offre mondiale restreinte.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Dynamique du march\u00e9 : HBM alimente l'\u00e9conomie de l'IA et de l'informatique<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

La formation \u00e0 l'IA, principal moteur de croissance<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Avec l'essor de l'IA g\u00e9n\u00e9rative et des grands mod\u00e8les de langage, le HBM est devenu un compagnon essentiel des GPU. Le H100 de NVIDIA utilise 80 Go de HBM3 avec une bande passante de 3,35 To\/s, tandis que le nouveau GPU Blackwell utilise HBM3E avec deux fois plus de capacit\u00e9 et jusqu'\u00e0 8 To\/s de bande passante totale. Cela signifie que la bande passante m\u00e9moire n\u00e9cessaire \u00e0 l'apprentissage de l'IA a presque d\u00e9cupl\u00e9 depuis 2020. Les performances HBM d\u00e9terminent d\u00e9sormais directement l'efficacit\u00e9 des GPU, ce qui en fait un facteur central de la comp\u00e9titivit\u00e9 des puces.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Flamb\u00e9e des prix et p\u00e9nurie de l'offre<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

L'essor du march\u00e9 de l'IA a fait bondir les prix du HBM de plus de 60% entre 2024 et 2025. SK hynix a fonctionn\u00e9 \u00e0 pleine capacit\u00e9, mais n'a souvent pas \u00e9t\u00e9 en mesure de r\u00e9pondre \u00e0 la demande. Comme la production de HBM consomme des capacit\u00e9s d'emballage avanc\u00e9es, certaines lignes de DDR5 ont \u00e9t\u00e9 transf\u00e9r\u00e9es vers HBM, ce qui a fait grimper les prix de la m\u00e9moire g\u00e9n\u00e9rale.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Nouveaux entrants et expansion de la cha\u00eene d'approvisionnement<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Les entreprises d'emballage avanc\u00e9 telles que TSMC<\/strong>, ASE<\/strong>et Samsung<\/strong> d\u00e9veloppent leurs lignes de production CoWoS et InFO. Les vendeurs d'\u00e9quipements de test et d'EDA - y compris Cadence<\/strong>, Synopsys<\/strong>et KLA<\/strong> - d\u00e9veloppent des outils de v\u00e9rification et d'inspection pour les DRAM 3D. L'ensemble de l'\u00e9cosyst\u00e8me \u00e9volue rapidement.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

L'impact du HBM sur les march\u00e9s traditionnels de la m\u00e9moire<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

L'essor de la technologie HBM n'est pas un \u00e9v\u00e9nement isol\u00e9. Elle remod\u00e8le l'ensemble de l'\u00e9cosyst\u00e8me de la m\u00e9moire et a des effets profonds sur les march\u00e9s de la DDR et de la GDDR.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

La DDR s'oriente vers les segments du milieu de gamme et des serveurs<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

\u00c9tant donn\u00e9 que le HBM convient mieux aux syst\u00e8mes \u00e0 haute performance, les PC grand public et les serveurs de base continueront d'utiliser les DDR4\/DDR5. Toutefois, les serveurs d'intelligence artificielle devenant la principale source de croissance de la demande, la part de march\u00e9 de la DDR diminuera. Selon TrendForce, l'adoption de la technologie HBM dans les centres de donn\u00e9es pourrait d\u00e9passer 35% d'ici 2026. La DDR4 sera rapidement abandonn\u00e9e, tandis que la DDR5 arrivera \u00e0 maturit\u00e9.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Part de march\u00e9 pr\u00e9vue par application (2025-2027)<\/strong><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
Application<\/th>2025<\/th>2026<\/th>2027<\/th><\/tr><\/thead>
IA \/ HPC<\/td>HBM \u2192 70%<\/td>80%<\/td>85%<\/td><\/tr>
Serveurs g\u00e9n\u00e9raux<\/td>DDR5 \u2192 70%<\/td>65%<\/td>60%<\/td><\/tr>
PC \/ Consommateur<\/td>DDR4 \u2192 60%<\/td>45%<\/td>30%<\/td><\/tr>
M\u00e9moire du GPU<\/td>M\u00e9lange DDR6 \/ HBM<\/td>Transition vers le HBM<\/td>HBM classique<\/td><\/tr><\/tbody><\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Les fabricants de DDR entrent dans la \"seconde transformation<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Les fabricants de m\u00e9moires traditionnels comme Micron<\/strong> et Samsung<\/strong> changent de strat\u00e9gie. Elles augmentent les investissements dans le HBM et les capacit\u00e9s de conditionnement avanc\u00e9es, tout en repositionnant le DDR comme un produit de milieu ou de bas de gamme pour les march\u00e9s sensibles aux co\u00fbts. Le HBM est donc devenu \u00e0 la fois un nouveau moteur de croissance et une force qui remod\u00e8le la concurrence entre les entreprises.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Perspectives d'avenir : HBM4 et l'\u00e8re du Chiplet<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Au cours des cinq prochaines ann\u00e9es, l'HBM fusionnera de plus en plus avec l'HBM. architectures de chiplets<\/strong>. HBM4<\/strong>qui devrait voir le jour vers 2026-2027, pourrait offrir une largeur de bande sup\u00e9rieure \u00e0 2 TB\/s gr\u00e2ce \u00e0 des intercalaires actifs, tout en atteignant de nouveaux niveaux d'efficacit\u00e9 \u00e9nerg\u00e9tique.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Feuille de route de la technologie HBM<\/strong><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
G\u00e9n\u00e9ration<\/th>Ann\u00e9e<\/th>Empiler les couches<\/th>Capacit\u00e9 (par pile)<\/th>Largeur de bande (GB\/s)<\/th>Application principale<\/th><\/tr><\/thead>
HBM1<\/td>2015<\/td>4<\/td>4 GB<\/td>128<\/td>GPU<\/td><\/tr>
HBM2<\/td>2017<\/td>8<\/td>8 GO<\/td>256<\/td>HPC<\/td><\/tr>
HBM2E<\/td>2020<\/td>8<\/td>16 GO<\/td>460<\/td>IA \/ 5G<\/td><\/tr>
HBM3<\/td>2023<\/td>12<\/td>24 GB<\/td>819<\/td>Formation \u00e0 l'IA<\/td><\/tr>
HBM3E<\/td>2025<\/td>16<\/td>24 GB<\/td>1200<\/td>LLM, HPC<\/td><\/tr>
HBM4<\/td>2027*<\/td>16+<\/td>32 GB+<\/td>2000+<\/td>Chiplet SoC<\/td><\/tr><\/tbody><\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Dans le m\u00eame temps, les fabricants de puces comme NVIDIA<\/strong>, AMD<\/strong>et Intel<\/strong> \u00e9tudient la possibilit\u00e9 d'int\u00e9grer plus \u00e9troitement la m\u00e9moire HBM directement dans les modules de calcul, ce qui permet de fusionner le calcul et la m\u00e9moire. Cette tendance brouille les fronti\u00e8res entre la m\u00e9moire, le cache et le stockage, ouvrant la voie \u00e0 un nouveau concept d'architecture connu sous le nom de \"La m\u00e9moire en tant qu'ordinateur\".<\/strong><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Le tournant de la r\u00e9volution de la m\u00e9moire<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

HBM est plus qu'un nouveau type de m\u00e9moire - c'est la force motrice de la prochaine \u00e8re de l'informatique. Elle symbolise le passage de l'industrie d'un syst\u00e8me de m\u00e9moire \u00e0 un autre. \"calculer d'abord\"<\/strong> \u00e0 un \"bande passante d'abord\"<\/strong> paradigme. Dans les domaines de l'IA, de la conduite autonome, de la simulation et de l'informatique en nuage, le HBM continuera d'\u00e9tendre sa port\u00e9e, devenant une mesure critique de la performance. Cependant, son co\u00fbt \u00e9lev\u00e9, sa fabrication complexe et sa cha\u00eene d'approvisionnement concentr\u00e9e introduisent \u00e9galement de nouveaux risques. L'\u00e9quilibre entre performance et prix abordable reste le plus grand d\u00e9fi de l'industrie. Dans les ann\u00e9es \u00e0 venir, comme HBM4<\/strong> et HBM5<\/strong> Nous pourrions entrer dans une \u00e8re o\u00f9 les la m\u00e9moire elle-m\u00eame devient le c\u0153ur de la puissance de calcul<\/strong> - et HBM sera au c\u0153ur de cette r\u00e9volution.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

La m\u00e9moire HBM diff\u00e8re de la m\u00e9moire DDR traditionnelle par sa conception d'interconnexion verticale 3D TSV (Through-Silicon Via). Plusieurs puces DRAM sont empil\u00e9es verticalement et connect\u00e9es par des vias en silicium, puis regroup\u00e9es avec une puce logique (g\u00e9n\u00e9ralement un GPU ou un acc\u00e9l\u00e9rateur d'intelligence artificielle) sur un interposeur en silicium.<\/p>","protected":false},"author":4,"featured_media":13124,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[52],"tags":[],"class_list":["post-13057","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-news"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/posts\/13057","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/users\/4"}],"replies":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/comments?post=13057"}],"version-history":[{"count":83,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/posts\/13057\/revisions"}],"predecessor-version":[{"id":13382,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/posts\/13057\/revisions\/13382"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/media\/13124"}],"wp:attachment":[{"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/media?parent=13057"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/categories?post=13057"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.oscoo.com\/fr\/wp-json\/wp\/v2\/tags?post=13057"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}