Lorsque le PDG de Phison Electronics, Pua Khein-Seng, a déclaré publiquement que "la capacité de production de NAND pour 2026 a déjà été entièrement réservée", l'ensemble de la chaîne d'approvisionnement en semi-conducteurs a fait l'objet d'un nouveau cycle de discussions.

Les opérations de lecture et d'écriture des disques SSD suivent des règles uniques au niveau physique, et ces règles fondamentales déterminent leurs performances. Les points suivants permettent d'en comprendre les principes fondamentaux.

La mémoire HBM diffère de la mémoire DDR traditionnelle par sa conception d'interconnexion verticale 3D TSV (Through-Silicon Via). Plusieurs puces DRAM sont empilées verticalement et connectées par des vias en silicium, puis regroupées avec une puce logique (généralement un GPU ou un accélérateur d'intelligence artificielle) sur un interposeur en silicium.

Selon des rapports publics, le géant de la mémoire flash SanDisk a annoncé une augmentation significative des prix contractuels de la mémoire flash NAND pour le mois de novembre, avec une hausse allant jusqu'à 50%. Cette nouvelle a immédiatement attiré l'attention de l'ensemble de la chaîne d'approvisionnement du stockage et a conduit l'industrie à reconsidérer les tendances futures du marché.

Nous pouvons imaginer un SSD comme une ville intelligente gérée efficacement. Les puces flash NAND qui stockent les données sont comme les terrains et les bâtiments de la ville, offrant un espace physique pour le stockage des données. Le contrôleur du disque SSD est comme le gouvernement de la ville et le centre de contrôle du trafic.