{"id":19659,"date":"2026-08-07T18:10:20","date_gmt":"2026-08-07T10:10:20","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=19659"},"modified":"2026-08-07T18:10:22","modified_gmt":"2026-08-07T10:10:22","slug":"samsung-zhbm-3d-stacked-memory-breaks-ai-bottleneck","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/es\/news\/samsung-zhbm-3d-stacked-memory-breaks-ai-bottleneck\/","title":{"rendered":"Samsung zHBM: la memoria apilada en 3D supera el cuello de botella de la IA"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

El 4 de agosto de 2026, en la conferencia \u00abFuture of Memory and Storage\u00bb (FMS 2026) celebrada en Santa Clara, California, Samsung Electronics present\u00f3 oficialmente el primer modelo conceptual de zHBM del sector, junto con una soluci\u00f3n de apilamiento vertical para memoria flash NAND denominada zNAND\u2011O. Dise\u00f1ado para la computaci\u00f3n de IA a gran escala de pr\u00f3xima generaci\u00f3n, el zHBM representa una arquitectura de memoria revolucionaria que integra verticalmente memoria de gran ancho de banda (HBM)<\/span><\/a> directamente sobre el chip de un acelerador de IA. Esto supone un cambio significativo con respecto al encapsulado 2.5D convencional y se considera ampliamente como una v\u00eda tecnol\u00f3gica clave para superar el cuello de botella conocido como \u201cbarrera de la memoria\u201d, que dificulta la mejora del rendimiento de la IA.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Revoluci\u00f3n arquitect\u00f3nica: de la disposici\u00f3n en paralelo al apilamiento vertical en aut\u00e9ntico 3D<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

La \u201cz\u201d de zHBM hace referencia al eje Z vertical en el espacio tridimensional. La innovaci\u00f3n principal radica en una reestructuraci\u00f3n fundamental de la integraci\u00f3n de la HBM con la l\u00f3gica de c\u00e1lculo: se pasa de la disposici\u00f3n en paralelo 2,5D, consolidada desde hace tiempo, a una verdadera fusi\u00f3n vertical en 3D.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

En las implementaciones convencionales de HBM, las pilas de HBM y el chip acelerador de IA se colocan uno al lado del otro sobre el mismo sustrato del encapsulado, interconectados mediante un interpositor de silicio. Los datos se transmiten a trav\u00e9s de trazas horizontales relativamente largas en el interpositor, lo que impone l\u00edmites f\u00edsicos a la latencia, el consumo energ\u00e9tico y el espacio ocupado por el encapsulado. Esta disposici\u00f3n tiene dificultades para seguir el ritmo del crecimiento exponencial de la computaci\u00f3n de IA y sus requisitos de ancho de banda de memoria cada vez mayores.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

zHBM elimina por completo la ruta de transmisi\u00f3n horizontal al apilar toda la memoria HBM directamente sobre el chip del acelerador de IA. Esta reducci\u00f3n de la distancia que recorren los datos se acerca al l\u00edmite f\u00edsico, lo que reduce de forma significativa la latencia y el consumo energ\u00e9tico de las interconexiones, al tiempo que ahorra un espacio considerable en el sustrato. Como resultado, tanto la densidad de c\u00e1lculo como la densidad de memoria por unidad de superficie mejoran significativamente, logrando una profunda integraci\u00f3n tridimensional entre el c\u00e1lculo y la memoria.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

M\u00e9tricas clave de rendimiento<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Tomando como referencia la pr\u00f3xima generaci\u00f3n de HBM5 de Samsung, que a\u00fan no se ha empezado a fabricar en serie, la empresa ha dado a conocer las cifras de rendimiento previstas para el concepto zHBM. La siguiente tabla destaca las diferencias clave:<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
Dimensi\u00f3n del rendimiento<\/th>HBM5\u00a0<\/th>Concepto zHBM<\/th><\/tr><\/thead>
Rendimiento general<\/td>L\u00ednea de base<\/td>Entre 4 y 8 veces m\u00e1s que el HBM5<\/td><\/tr>
Densidad de memoria<\/td>L\u00ednea de base<\/td>>10 veces m\u00e1s que el HBM5<\/td><\/tr>
Eficiencia energ\u00e9tica<\/td>L\u00ednea de base<\/td>Mejora de 3 veces<\/td><\/tr>
Resistencia t\u00e9rmica total<\/td>L\u00ednea de base<\/td>>Reducci\u00f3n 50%<\/td><\/tr><\/tbody><\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Estas mejoras no solo se deben a una ruta de transmisi\u00f3n m\u00e1s corta, sino tambi\u00e9n a un sistema de interfaz de memoria totalmente nuevo. Adem\u00e1s, la tecnolog\u00eda zHBM permite la personalizaci\u00f3n espec\u00edfica para cada cliente, ya que permite integrar bloques de IP dedicados en la capa intermedia entre la pila de memoria y el acelerador de IA, lo que facilita una ampliaci\u00f3n flexible de la capacidad de memoria o una l\u00f3gica de acelerador a medida para adaptarse a los requisitos espec\u00edficos de los distintos fabricantes de chips de IA.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Tres tecnolog\u00edas fundamentales<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

La implementaci\u00f3n de la arquitectura zHBM depende de una combinaci\u00f3n de innovaciones avanzadas en los procesos de fabricaci\u00f3n de semiconductores. Tres tecnolog\u00edas clave constituyen la base de esta soluci\u00f3n:<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Uni\u00f3n h\u00edbrida de cobre a nivel de oblea. <\/span><\/strong>Este es el proceso fundamental para lograr un apilamiento vertical de alta densidad. En sustituci\u00f3n de las conexiones tradicionales mediante microprotuberancias, emplea la uni\u00f3n directa de cobre a cobre para las interconexiones entre chips, lo que aumenta la densidad de interconexi\u00f3n en un orden de magnitud al tiempo que reduce significativamente la resistencia de contacto y la p\u00e9rdida de se\u00f1al. Esto permite apilamientos de memoria m\u00e1s altos y mayores velocidades de datos, lo que hace que la integraci\u00f3n 3D sea viable desde el punto de vista de la fabricaci\u00f3n.<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Integraci\u00f3n mediante apilamiento de m\u00faltiples obleas. <\/span><\/strong>Aprovechando los conocimientos t\u00e9cnicos derivados de la tecnolog\u00eda de apilamiento vertical V-NAND y de las conexiones a trav\u00e9s del silicio (TSV), la tecnolog\u00eda zHBM integra varias obleas de DRAM con la oblea de procesamiento en una \u00fanica estructura 3D monol\u00edtica. Esta tecnolog\u00eda permite multiplicar por diez la densidad de memoria, al tiempo que garantiza una s\u00f3lida estabilidad el\u00e9ctrica en toda la pila.<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Optimizaci\u00f3n espec\u00edfica de la gesti\u00f3n t\u00e9rmica. <\/span><\/strong>Para hacer frente al reto que supone la disipaci\u00f3n del calor concentrado, inherente al apilamiento vertical, Samsung ha reducido la resistencia t\u00e9rmica global mediante una cuidadosa selecci\u00f3n de materiales y un dise\u00f1o estructural adecuado. Adem\u00e1s, las v\u00edas de alta conductividad t\u00e9rmica resultantes de la uni\u00f3n de las obleas act\u00faan como canales auxiliares de dispersi\u00f3n del calor, lo que alivia la acumulaci\u00f3n t\u00e9rmica sobre el chip de c\u00e1lculo, que consume mucha energ\u00eda, garantizando as\u00ed la fiabilidad a largo plazo del apilamiento de alta capacidad.<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Hoja de ruta y posicionamiento tecnol\u00f3gico<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

En la actualidad, el zHBM sigue siendo una prueba de concepto.<\/strong> Samsung no ha anunciado un calendario concreto para la producci\u00f3n en serie. El consenso del sector sit\u00faa la comercializaci\u00f3n aproximadamente en el periodo 2028-2029.\u00a0<\/span>Seg\u00fan la hoja de ruta actual de Samsung en materia de memorias, los esfuerzos de producci\u00f3n a corto plazo se centran en la HBM4, cuya producci\u00f3n en masa comenz\u00f3 en febrero de 2026. En mayo de 2026, la empresa comenz\u00f3 a suministrar muestras de HBM4E, y la segunda mitad de 2026 se dedicar\u00e1 a ampliar HBM4<\/span><\/a> capacidad. Tanto HBM5 como zHBM se plantean como desarrollos a largo plazo, que se ir\u00e1n introduciendo progresivamente a medida que evolucionen las demandas de computaci\u00f3n de la IA y la madurez de la fabricaci\u00f3n.<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

A diferencia de HBF (Flash de gran ancho de banda)<\/span><\/a>, que es una soluci\u00f3n de apilamiento de memoria flash basada en NAND dise\u00f1ada para ofrecer alta capacidad y bajo coste, destinada principalmente al almacenamiento de los pesos de los modelos de IA, mientras que la zHBM es una memoria de gran ancho de banda basada en DRAM que destaca por su latencia ultrabaja y su ancho de banda extremadamente alto, y est\u00e1 pensada para la inferencia y el entrenamiento de IA en tiempo real. Adem\u00e1s, la zHBM se diferencia del apilamiento interno de la HBM convencional. Mientras que la HBM habitual solo apila chips de DRAM dentro del m\u00f3dulo de memoria y permanece colocada en paralelo al chip de c\u00e1lculo, la zHBM logra una integraci\u00f3n vertical entre categor\u00edas de todo el subsistema de memoria con el chip de c\u00e1lculo, lo que ofrece un nivel de integraci\u00f3n mucho mayor.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Retos de la comercializaci\u00f3n<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Al tratarse de una tecnolog\u00eda de vanguardia, la zHBM se enfrenta a m\u00faltiples obst\u00e1culos t\u00e9cnicos antes de su implantaci\u00f3n a gran escala.\u00a0<\/p>

  • El rendimiento es una de las principales preocupaciones: la uni\u00f3n a nivel de oblea exige una precisi\u00f3n de alineaci\u00f3n submicrom\u00e9trica, y el apilamiento multicapa tiende a provocar una ca\u00edda exponencial del rendimiento. Esto impone requisitos muy estrictos en cuanto a la limpieza de las fases iniciales del proceso y a la precisi\u00f3n de los equipos, lo que mantiene elevados los costes de fabricaci\u00f3n a corto plazo.\u00a0<\/li>
  • El rendimiento t\u00e9rmico a\u00fan no se ha validado por completo en sistemas reales: a pesar de la mejora en la resistencia t\u00e9rmica que se alega, la memoria se encuentra directamente sobre un chip de procesamiento que genera calor, lo que provoca una importante concentraci\u00f3n localizada de calor. La eficacia real de la soluci\u00f3n de refrigeraci\u00f3n bajo cargas de trabajo intensas a\u00fan requiere una exhaustiva verificaci\u00f3n t\u00e9cnica.\u00a0<\/li>
  • Esta arquitectura obliga a los dise\u00f1adores de chips de IA a replantearse la disposici\u00f3n de sus chips, el encapsulado y los controladores de memoria, lo que supone un ciclo de desarrollo conjunto largo y costoso en el que participa toda la cadena de suministro.<\/li><\/ul>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t

    La tecnolog\u00eda zHBM representa una importante exploraci\u00f3n tecnol\u00f3gica en la era posterior a la ley de Moore, cuyo objetivo es lograr una mayor integraci\u00f3n entre la memoria y la computaci\u00f3n. Supera el l\u00edmite de ancho de banda del encapsulado 2.5D tradicional y proporciona una base de memoria m\u00e1s s\u00f3lida para el entrenamiento de IA a escala ultra y la inferencia de modelos de lenguaje de gran tama\u00f1o de pr\u00f3xima generaci\u00f3n. En t\u00e9rminos m\u00e1s generales, marca un cambio en la evoluci\u00f3n de la HBM de gama alta \u2014pasando del apilamiento intramemoria a una verdadera integraci\u00f3n vertical entre computaci\u00f3n y memoria\u2014 y probablemente impulsar\u00e1 nuevos avances en las tecnolog\u00edas avanzadas de encapsulado y memoria, sentando las bases para un escalado sostenido del rendimiento de la IA.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

    El 4 de agosto de 2026, Samsung Electronics present\u00f3 oficialmente el primer prototipo de zHBM del sector, junto con una soluci\u00f3n de apilamiento vertical para memoria flash NAND denominada zNAND\u2011O. Dise\u00f1ada para la computaci\u00f3n de IA a gran escala de pr\u00f3xima generaci\u00f3n, la zHBM representa una arquitectura de memoria revolucionaria.<\/p>","protected":false},"author":4,"featured_media":19680,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[52],"tags":[],"class_list":["post-19659","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-news"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/posts\/19659","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/users\/4"}],"replies":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/comments?post=19659"}],"version-history":[{"count":29,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/posts\/19659\/revisions"}],"predecessor-version":[{"id":19692,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/posts\/19659\/revisions\/19692"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/media\/19680"}],"wp:attachment":[{"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/media?parent=19659"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/categories?post=19659"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/tags?post=19659"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}