{"id":11866,"date":"2025-09-26T11:43:23","date_gmt":"2025-09-26T03:43:23","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=11866"},"modified":"2025-11-12T17:12:15","modified_gmt":"2025-11-12T09:12:15","slug":"ddr4-to-ddr5-migration-enters-a-critical-phase","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/es\/news\/ddr4-to-ddr5-migration-enters-a-critical-phase\/","title":{"rendered":"La migraci\u00f3n de DDR4 a DDR5 entra en una fase cr\u00edtica"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

En los \u00faltimos a\u00f1os, la transici\u00f3n de DDR4 a DDR5 se ha considerado a menudo una \"combusti\u00f3n lenta\". Aunque la DDR5 ofrece ventajas tecnol\u00f3gicas, su adopci\u00f3n se vio frenada por limitaciones de coste, compatibilidad y ecosistema. Sin embargo, en la segunda mitad de 2025, muchas se\u00f1ales t\u00e9cnicas y de mercado empiezan a apuntar a una nueva realidad: la transici\u00f3n est\u00e1 entrando en una fase cr\u00edtica. En otras palabras, la DDR5 est\u00e1 saliendo de su fase piloto, y la DDR4 est\u00e1 siendo gradualmente desplazada.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Oferta y demanda del mercado, y tendencias de los precios<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Una de las se\u00f1ales m\u00e1s claras es la tendencia contraintuitiva de los precios en los \u00faltimos tiempos: la DDR4 de \u00faltima generaci\u00f3n es, en algunos casos, m\u00e1s cara que la DDR5.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Seg\u00fan TrendForce, se prev\u00e9 que los precios contractuales de la DDR4 en octubre de 2025 aumenten m\u00e1s de 10%, mientras que los precios al contado pueden subir 15% o m\u00e1s. Por su parte, los precios contractuales y al contado de la DDR5 tambi\u00e9n podr\u00edan aumentar, del orden de 10-25%. Al mismo tiempo, se prev\u00e9 que la oferta de DDR4 y LPDDR4 se reduzca a\u00fan m\u00e1s en el segundo semestre de 2025, lo que empujar\u00e1 los precios al alza.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Ya a principios de 2025, los precios al contado de la DDR4 empezaron a dispararse. Algunos informes indican que a partir de mayo de 2025, los precios de la DDR4 se dispararon r\u00e1pidamente: los m\u00f3dulos de 8 GB experimentaron aumentos de alrededor de 50%. En junio, algunos chips DDR4 de 16 Gb se cotizaban a precios de hasta $12,50 por chip (o incluso m\u00e1s), mientras que los chips DDR5 de capacidad y velocidad comparables se manten\u00edan relativamente estables o sub\u00edan m\u00e1s lentamente. Este fen\u00f3meno -el est\u00e1ndar m\u00e1s antiguo se encarece m\u00e1s que el m\u00e1s reciente- refleja la tensi\u00f3n en el suministro de DDR4 bajo las presiones superpuestas de la migraci\u00f3n.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

\u00bfA qu\u00e9 se debe? En el fondo, los principales fabricantes est\u00e1n reduciendo gradualmente el proceso y la capacidad de la DDR4, reasignando recursos hacia la DDR5, HBM<\/span><\/a>y otras soluciones avanzadas de memoria. TrendForce se\u00f1ala que la salida de capacidad de DDR4 y los ajustes en la estructura de suministro son causas clave de esta distorsi\u00f3n de precios. Dado que la demanda de IA, la nube y las aplicaciones de gama alta est\u00e1 empujando a los fabricantes a favorecer los productos de mayor valor, la DDR4 se convierte en un producto m\u00e1s marginal o de equilibrio.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

En el lado de la DDR5, los aumentos de precio siguen siendo m\u00e1s moderados. TrendForce prev\u00e9 que la DDR5 podr\u00eda aumentar entre 3 y 8% en el tercer trimestre de 2025, mientras que la LPDDR5X podr\u00eda registrar incrementos de entre 5 y 10%. Dado que el mercado general de DRAM sigue siendo ajustado, los fabricantes est\u00e1n centrando su atenci\u00f3n en DDR5, HBM y otros segmentos premium, lo que podr\u00eda mantener la presi\u00f3n al alza sobre los precios de DDR5.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

En resumen, las tendencias de la oferta y los precios indican que la DDR4 est\u00e1 quedando marginada, mientras que la ventana de mercado de la DDR5 se est\u00e1 abriendo.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Evoluci\u00f3n t\u00e9cnica y progreso de los procesos<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

El \u00e9xito de la migraci\u00f3n no puede depender \u00fanicamente de la publicidad: es esencial contar con una s\u00f3lida base t\u00e9cnica. La DDR5 no es simplemente una DDR4 m\u00e1s r\u00e1pida, sino que introduce cambios en la arquitectura, el control, la potencia y la fiabilidad.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Desde el punto de vista de la arquitectura, la DDR5 introduce dos subcanales de 32 bits en un \u00fanico m\u00f3dulo DIMM, lo que mejora la gesti\u00f3n de los accesos simult\u00e1neos a la memoria. Tambi\u00e9n incorpora un regulador de voltaje en el m\u00f3dulo, lo que desplaza algunas responsabilidades de gesti\u00f3n de la alimentaci\u00f3n de la placa base al propio m\u00f3dulo. Esto ayuda a simplificar el dise\u00f1o de la placa base y a mejorar la integridad de la se\u00f1al.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

En t\u00e9rminos de rendimiento, la DDR5 puede ampliarse a frecuencias y anchos de banda superiores. Los primeros m\u00f3dulos DDR5 suelen comenzar a 4800 MT\/s como referencia, pero la especificaci\u00f3n DDR5 permite ampliaciones a 6400, 7200 MT\/s y m\u00e1s. Las normas DDR5 en desarrollo del JEDEC tambi\u00e9n incluyen ECC (correcci\u00f3n de errores) integrada, mecanismos de actualizaci\u00f3n multinivel y t\u00e9cnicas mejoradas de ecualizaci\u00f3n y se\u00f1alizaci\u00f3n para aumentar la estabilidad. Algunas propuestas acad\u00e9micas (por ejemplo, para mitigar el martilleo de filas) exploran incluso protecciones de grano fino dentro de la DDR5 para reducir la sobrecarga de rendimiento de las medidas de estabilidad.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Sin embargo, estas mejoras tienen un coste: La mayor complejidad de la DDR5 exige mejores rendimientos y tolerancias m\u00e1s estrictas, lo que la hace inicialmente m\u00e1s cara por unidad que la DDR4. En consecuencia, los fabricantes que promocionan la DDR5 antes de tiempo deben absorber mayores riesgos de I+D y rendimiento.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

En cuanto al proceso, los principales proveedores de DRAM (Samsung, SK Hynix, Micron, etc.) est\u00e1n impulsando la DDR5 hacia nodos de proceso m\u00e1s avanzados. Est\u00e1n trabajando con nodos de 1\u03b3 \/ 1\u03b4 y m\u00e1s all\u00e1 para aumentar la densidad y reducir el consumo de energ\u00eda. A medida que mejore el rendimiento de los procesos, disminuir\u00e1 el coste por bit de la DDR5, lo que le permitir\u00e1 competir m\u00e1s directamente con la DDR4 en precio.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Tambi\u00e9n es importante se\u00f1alar que la DDR5 no es la \u00fanica direcci\u00f3n de futuro. La memoria de gran ancho de banda (HBM), la memoria apilada en 3D, la memoria ampliada CXL y otras arquitecturas se est\u00e1n desarrollando en paralelo. En algunos casos de uso especializado o de alta demanda, la DDR5 podr\u00eda coexistir con estas tecnolog\u00edas o sustituirlas. En el ecosistema de memoria m\u00e1s amplio, es probable que la DDR5 desempe\u00f1e el papel de \"memoria principal de uso general + rendimiento medio-alto\" en lugar de ser la soluci\u00f3n extrema definitiva.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Estrategias industriales y din\u00e1mica de la cadena de suministro<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

En el camino de la migraci\u00f3n, los distintos actores desempe\u00f1an papeles diferentes: hay adoptadores tempranos, seguidores cautelosos y quienes se ven obligados a transformarse.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

En el \u00e1mbito de los chips DRAM (Samsung, SK Hynix, Micron, etc.), la tendencia es desplazar los recursos hacia la DDR5 y la HBM, al tiempo que se abandona gradualmente la DDR4. Conscientes de que la DDR4 se acerca al final de su ciclo de vida, estas empresas deben gestionar la retirada de los procesos antiguos al tiempo que realizan fuertes inversiones en los nuevos.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Dicho esto, algunos proveedores m\u00e1s peque\u00f1os o m\u00e1s centrados en la DDR4 (por ejemplo, Nanya) pueden beneficiarse a corto plazo de la escasez de oferta de DDR4 y del aumento de precios. Algunos informes sugieren que Nanya se ha mostrado activa en los \u00faltimos pedidos de DDR4, ajustando la capacidad para responder a la demanda. Este enfoque puede reportar beneficios a corto plazo, pero carece de sostenibilidad a largo plazo.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Los fabricantes de m\u00f3dulos, las marcas de memorias y los ODM se enfrentan al reto de reestructurar sus l\u00edneas de productos. Las marcas centradas originalmente en DDR4 tienen que desarrollar ofertas DDR5. En el periodo de transici\u00f3n, las l\u00edneas mixtas DDR4 + DDR5, los precios diferenciales, la diferenciaci\u00f3n de rendimiento, las soluciones t\u00e9rmicas, las garant\u00edas de estabilidad y las funciones de overclocking se convierten en palancas competitivas.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Los fabricantes de placas base, CPU y plataformas desempe\u00f1an un papel fundamental en la adopci\u00f3n de la DDR5. Muchos procesadores y plataformas de nueva generaci\u00f3n asumen ya la compatibilidad con DDR5, dejando de lado a DDR4. Estos fabricantes de plataformas tambi\u00e9n deben invertir en BIOS, controladores de memoria, ajustes de compatibilidad, optimizaci\u00f3n de tiempos, integridad de la se\u00f1al y garant\u00eda de estabilidad. Al mismo tiempo, para ayudar a los clientes actuales, algunos pueden ofrecer soluciones compatibles con versiones anteriores o que faciliten la migraci\u00f3n.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Los integradores de sistemas, los fabricantes de equipos originales y los clientes finales tambi\u00e9n son partes interesadas clave. En esta fase cr\u00edtica, deben tomar decisiones de adquisici\u00f3n, inventario y posicionamiento del producto: \u00bfdeben adoptar ya la DDR5 o esperar a la DDR4 para ahorrar costes? Las configuraciones h\u00edbridas, las estrategias de conmutaci\u00f3n flexibles y los dise\u00f1os de compatibilidad se convierten en t\u00e1cticas esenciales.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Riesgos y desaf\u00edos<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Aunque la tendencia migratoria es clara, el camino dista mucho de estar exento de riesgos.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

En primer lugar, los riesgos de coste y precio siguen siendo importantes. La DDR5 a\u00fan se encuentra en una fase de coste relativamente elevado; si su precio es demasiado alto, la aceptaci\u00f3n en el mercado de masas podr\u00eda estancarse. Aunque los costes bajen, sigue siendo incierto si los precios de mercado seguir\u00e1n el mismo ritmo.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

En segundo lugar, los problemas de compatibilidad y estabilidad son reales. A lo largo de la transici\u00f3n, las placas base, los controladores de memoria, la BIOS, los controladores, el ajuste de los tiempos y la integridad de la se\u00f1al son puntos potenciales de fallo. Los primeros m\u00f3dulos DDR5 pueden sufrir problemas inesperados de estabilidad o compatibilidad; una mala experiencia inicial podr\u00eda mermar la confianza de los usuarios y ralentizar su adopci\u00f3n.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

En tercer lugar, los cuellos de botella en el suministro y el rendimiento pueden paralizar el progreso. Si la aceleraci\u00f3n del proceso DDR5 es m\u00e1s lenta de lo previsto, o los materiales y equipos clave sufren limitaciones, la transici\u00f3n se retrasar\u00e1. Adem\u00e1s, mantener los procesos heredados para la DDR4 mientras se da soporte a la DDR5 introduce competencia por los recursos y tensiones estrat\u00e9gicas.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

En cuarto lugar, la aceptaci\u00f3n del mercado y la competencia de tecnolog\u00edas alternativas suponen una amenaza. Algunos dispositivos de bajo coste, sistemas integrados o aplicaciones industriales pueden seguir utilizando DDR4 o memorias de nivel inferior. Hasta que los perfiles de coste y consumo de la DDR5 se normalicen por completo, estas aplicaciones pueden resistirse a la migraci\u00f3n. Adem\u00e1s, tecnolog\u00edas como la memoria extendida CXL, las arquitecturas de memoria heterog\u00e9neas y las integraciones de c\u00e1lculo en memoria o memoria + procesamiento podr\u00edan poner en jaque el dominio de la DRAM est\u00e1ndar.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Por \u00faltimo, los ciclos macroecon\u00f3micos, los ajustes de inventario y las interrupciones de la cadena de suministro o de las pol\u00edticas son comodines. Los ciclos de la industria de la memoria son vol\u00e1tiles; las oscilaciones de la demanda, los excesos de existencias, las pol\u00edticas comerciales y los riesgos de la cadena de suministro pueden hacer descarrilar el impulso migratorio.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

\u00bfCu\u00e1ndo comienza la \"nueva normalidad\"?<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

En esta fase disruptiva, la pregunta crucial es: \u00bfc\u00f3mo sabemos cu\u00e1ndo ha llegado realmente el \"punto de inflexi\u00f3n\" de la transici\u00f3n? Podemos seguir varios indicadores:<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t
  • La velocidad de descenso de la cuota de capacidad y el volumen de env\u00edos de DDR4. Si entramos en una r\u00e1pida fase descendente, significa que la DDR4 est\u00e1 entrando en una retirada acelerada.<\/li>
  • La tasa de penetraci\u00f3n y los env\u00edos de DDR5 alcanzan un punto de inflexi\u00f3n, especialmente cuando domina mercados clave (PC, servidores, nube).<\/li>
  • La reducci\u00f3n o eliminaci\u00f3n de las diferencias de precio entre la DDR4 y la DDR5 -o la desaparici\u00f3n de cualquier precio invertido- es se\u00f1al de un mercado maduro.<\/li>
  • Los anuncios p\u00fablicos de los fabricantes, los movimientos de capital, los cambios en la planificaci\u00f3n de la capacidad y los cambios en la cartera de productos son tambi\u00e9n indicios importantes.<\/li>
  • Tambi\u00e9n hay que vigilar los mercados segmentados: los ritmos de adopci\u00f3n difieren entre los PC de consumo, los servidores\/centros de datos y los sistemas integrados\/industriales.<\/li><\/ul>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t

    Seg\u00fan los datos p\u00fablicos actuales y las previsiones de la industria, es probable que este periodo cr\u00edtico surja entre finales de 2025 y principios de 2026. Esto significa que, a partir de la segunda mitad de 2025, la penetraci\u00f3n de la DDR5 en determinados segmentos puede acelerarse, y la salida de la DDR4 se har\u00e1 m\u00e1s visible. A mediados de 2026, la DDR5 podr\u00eda convertirse en el est\u00e1ndar dominante, mientras que la DDR4 quedar\u00eda relegada a un papel marginal o de nicho.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t

    Conclusi\u00f3n y perspectivas<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t

    La transici\u00f3n de DDR4 a DDR5 es mucho m\u00e1s que \"una memoria m\u00e1s r\u00e1pida\". Implica complejidad t\u00e9cnica, reasignaci\u00f3n de recursos, reestructuraci\u00f3n del mercado y coordinaci\u00f3n del ecosistema posterior. Nos encontramos en un punto de inflexi\u00f3n estructural: La DDR5 est\u00e1 adquiriendo las condiciones t\u00e9cnicas y de mercado necesarias para crecer, y el espacio de supervivencia de la DDR4 se est\u00e1 reduciendo.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

    \n\t\t\t\t
    \n\t\t\t\t\t\t\t

    En los pr\u00f3ximos 3 a 5 a\u00f1os, la penetraci\u00f3n de la DDR5 pasar\u00e1 de las plataformas de gama alta a los segmentos principales, los costes disminuir\u00e1n y se reforzar\u00e1 el apoyo del ecosistema. Mientras tanto, es posible que las aplicaciones de gran ancho de banda o densidad ultraalta migren gradualmente hacia HBM, arquitecturas de memoria heterog\u00e9neas o integraciones de memoria + computaci\u00f3n. En otras palabras, la DDR5 no es la \u00faltima frontera, sino uno de los pilares fundacionales del futuro ecosistema de la memoria.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

    para la segunda mitad de 2025, muchas se\u00f1ales t\u00e9cnicas y de mercado empiezan a apuntar a una nueva realidad: la transici\u00f3n est\u00e1 entrando en una fase cr\u00edtica. En otras palabras, la DDR5 est\u00e1 saliendo de su fase piloto, y la DDR4 est\u00e1 quedando gradualmente relegada.<\/p>","protected":false},"author":4,"featured_media":11868,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[52],"tags":[],"class_list":["post-11866","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-news"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/posts\/11866","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/users\/4"}],"replies":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/comments?post=11866"}],"version-history":[{"count":3,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/posts\/11866\/revisions"}],"predecessor-version":[{"id":13147,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/posts\/11866\/revisions\/13147"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/media\/11868"}],"wp:attachment":[{"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/media?parent=11866"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/categories?post=11866"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.oscoo.com\/es\/wp-json\/wp\/v2\/tags?post=11866"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}