Cuando el consejero delegado de Phison Electronics, Pua Khein-Seng, declaró públicamente que "la capacidad de producción de NAND para 2026 ya está totalmente reservada", toda la cadena de suministro de semiconductores se vio abocada a una nueva ronda de debates.

Las operaciones de lectura y escritura de las SSD siguen unas reglas únicas a nivel físico, y estas reglas fundamentales determinan su rendimiento. Podemos entender sus principios básicos a través de los siguientes puntos.

HBM se diferencia de la memoria DDR tradicional por su diseño de interconexión vertical TSV (Through-Silicon Via) en 3D. Varias memorias DRAM se apilan verticalmente y se conectan a través de vías de silicio. A continuación, se empaquetan junto con una matriz lógica (normalmente una GPU o un acelerador de IA) en un intercalador de silicio.

Según informes públicos, el gigante de la memoria flash SanDisk anunció un aumento significativo de los precios contractuales de la memoria flash NAND para noviembre, con una subida de hasta 50%. Esta noticia atrajo inmediatamente la atención de toda la cadena de suministro de almacenamiento y llevó a la industria a reconsiderar las futuras tendencias del mercado.

Podemos imaginar una SSD como una ciudad inteligente gestionada de forma eficiente. Los chips flash NAND que almacenan los datos son como los terrenos y edificios de la ciudad, que proporcionan espacio físico para el almacenamiento de datos. El controlador SSD es como el gobierno de la ciudad y el centro de control del tráfico.