{"id":18827,"date":"2026-07-10T15:59:35","date_gmt":"2026-07-10T07:59:35","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=18827"},"modified":"2026-07-10T15:59:38","modified_gmt":"2026-07-10T07:59:38","slug":"what-is-mrdimm-next-gen-server-memory-for-ai-workloads","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/de\/news\/what-is-mrdimm-next-gen-server-memory-for-ai-workloads\/","title":{"rendered":"Was ist MRDIMM? Server-Speicher der n\u00e4chsten Generation f\u00fcr KI-Workloads"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Mit dem Eintritt in die Phase des gro\u00df angelegten Einsatzes von LLM und KI-Inferenz hat sich der eigentliche Leistungsengpass in Serversystemen l\u00e4ngst von den Recheneinheiten auf die Speicherseite verlagert. In den letzten f\u00fcnf Jahren hat sich die Anzahl der CPU-Kerne in Servern fast verdreifacht, doch die Speicherbandbreite ist weitaus langsamer gewachsen, was dazu gef\u00fchrt hat, dass die pro Kern verf\u00fcgbare Bandbreite stetig abgenommen hat. Die \u201cSpeicherwand\u201d ist zum zentralen Hemmnis f\u00fcr die Entfaltung der Rechenleistung geworden. Bei der LLM-Inferenz verst\u00e4rken die h\u00e4ufigen Lesezugriffe auf den KV-Cache dieses Problem noch weiter; in vielen Szenarien wird der Systemdurchsatz direkt von der Speicherbandbreite bestimmt und nicht von der theoretischen Rechenleistung der CPU. Da die traditionelle DDR-Architektur an ihre physikalischen Grenzen st\u00f6\u00dft, hat sich MRDIMM mit seiner Multiplexing-Architektur, die die effektive Bandbreite verdoppelt, als technischer Weg der n\u00e4chsten Generation herauskristallisiert, um Speicherengp\u00e4sse zu \u00fcberwinden.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Was ist MRDIMM?<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

MRDIMM steht f\u00fcr \u201eMultiplexed Rank Dual In-line Memory Module\u201c. Das charakteristische Merkmal dieses Moduls ist Folgendes: Ohne die native Geschwindigkeit der DRAM-Chips selbst zu erh\u00f6hen, sorgt das Modul mithilfe spezieller Steuerchips daf\u00fcr, dass zwei Ranks parallel arbeiten, wodurch dem Speichercontroller eine doppelt so hohe effektive Bandbreite zur Verf\u00fcgung steht.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Der \"Single-Lane\"-Mechanismus des herk\u00f6mmlichen Speichers<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Bei herk\u00f6mmlichen DDR-Speichern funktioniert ein Rank als \u201cSingle-Lane\u201d-Zugriffsmechanismus. Bei einem typischen Dual-Rank-Speichermodul sind die DRAM-Chips in zwei unabh\u00e4ngige Ranks unterteilt, die sich denselben Datenbus teilen. Aufgrund der Einschr\u00e4nkungen des DDR-Protokolls kann der Speicher f\u00fcr die Daten\u00fcbertragung jeweils nur einen Rank aktivieren, w\u00e4hrend der andere Rank im Wartezustand verbleibt. Das ist vergleichbar mit einer einspurigen Autobahn: Auch wenn zwei Fahrzeugreihen in der Warteschlange stehen, kann jeweils nur eine Reihe passieren, sodass sich die Gesamtkapazit\u00e4t der Stra\u00dfe nicht einfach dadurch erh\u00f6ht, dass mehr Fahrzeuge vorhanden sind.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Der \"Dual-Lane-Merging\"-Ansatz von MRDIMM<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Die zentrale Innovation von MRDIMM besteht darin, dass das Modul mit einer Reihe spezieller Multiplexing-Pufferchips ausgestattet ist, die parallele Lesevorg\u00e4nge aus zwei Ranks erm\u00f6glichen und die Ausgabedaten intern zusammenf\u00fchren. Konkret \u00fcbertragen die DRAM-Chips auf beiden Ranks gleichzeitig Daten mit ihren Standardraten; die Multiplexing-Chips f\u00fchren innerhalb des Moduls ein Zeitmultiplexverfahren der beiden Datenstr\u00f6me durch und kombinieren diese zu einem einzigen Strom mit doppelter Datenrate, bevor sie an den CPU-seitigen Speichercontroller gesendet werden. Aus Sicht des Hosts scheint es, als w\u00fcrde dieser mit einem Hochgeschwindigkeitsspeicher interagieren, der mit doppelter Geschwindigkeit l\u00e4uft. Aus Sicht der DRAM-Chips arbeiten diese jedoch weiterhin in ihrem urspr\u00fcnglichen Standardgeschwindigkeitsbereich, sodass keine grundlegenden Prozessverbesserungen erforderlich sind.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Warum dies eine clevere L\u00f6sung ist<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Das Geniale an dieser Architektur ist, dass sie den physikalischen Geschwindigkeitsengpass der DRAM-Chips selbst umgeht. Eine blo\u00dfe Erh\u00f6hung der Chipfrequenzen w\u00fcrde eine Vielzahl von Herausforderungen mit sich bringen \u2013 Signalintegrit\u00e4t, Stromverbrauch, Ausbeute und mehr \u2013 und die Kosten in die H\u00f6he treiben. MRDIMM verlagert die Komplexit\u00e4t auf die Schnittstellenchips auf Modulseite und erzielt so eine Bandbreitensteigerung auf Systemebene zu relativ \u00fcberschaubaren Kosten. Gleichzeitig gew\u00e4hrleistet MRDIMM vollst\u00e4ndige Kompatibilit\u00e4t auf Protokollebene. Der Datenzugriff folgt weiterhin der standardm\u00e4\u00dfigen 64-Byte-Cache-Line-Ausrichtung, und alle RAS-Zuverl\u00e4ssigkeitsfunktionen wie ECC-Fehlerkorrektur und Fehlerisolierung bleiben erhalten. F\u00fcr die Anpassung sind keine \u00c4nderungen an den Befehlss\u00e4tzen des Server-Speichers oder den Software-Stacks erforderlich. Physikalisch verf\u00fcgt MRDIMM \u00fcber genau dieselbe Pinbelegung wie Standard-DDR5-RDIMMs und kann direkt in vorhandene Server-Speichersteckpl\u00e4tze gesteckt werden; es ben\u00f6tigt lediglich native CPU- und BIOS-Unterst\u00fctzung, um seine volle Leistung zu entfalten.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Von 1 Chip bis 11 Chips: Hardware-Unterschiede zwischen MRDIMM und Standard-Speicher<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

\u00c4u\u00dferlich sieht ein MRDIMM fast genauso aus wie ein Standard-DDR5-RDIMM \u2013 gleiche L\u00e4nge, gleiche Pins und es passt in dieselben Server-Speichersteckpl\u00e4tze. Dreht man die Leiterplatte jedoch um, wird ein wesentlicher Hardware-Unterschied sichtbar: Das MRDIMM verf\u00fcgt \u00fcber einen zus\u00e4tzlichen Satz spezieller Pufferchips, die die Hardware-Grundlage f\u00fcr die Verdopplung der Bandbreite bilden. Ein Standard-DDR5-RDIMM verf\u00fcgt nur \u00fcber einen zentralen Steuerchip, w\u00e4hrend gem\u00e4\u00df dem offiziellen JEDEC-Standard ein einzelnes MRDIMM eine \u201c1+10\u201d-Kernchip-Konfiguration verwendet.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

1 MRCD: Die Steuerzentrale des Moduls<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

MRCD steht f\u00fcr \u201eMultiplexed Register Clock Driver\u201c. Es handelt sich um eine weiterentwickelte Version des herk\u00f6mmlichen RCD und dient als Steuerungszentrum des gesamten MRDIMM. Zu den Hauptaufgaben des MRCD geh\u00f6ren: das Empfangen und Dekodieren von Adress-, Befehls- und Taktsignalen vom Speichercontroller; die Koordination des Lese-\/Schreib-Timings der beiden Ranks, um eine pr\u00e4zise Ausrichtung der beiden Datenstr\u00f6me sicherzustellen; sowie die Verwaltung der Multiplexing-Scheduling-Logik, um zu gew\u00e4hrleisten, dass der zusammengef\u00fchrte Datenstrom keine Timing-Verz\u00f6gerung aufweist. Im Vergleich zu einem Standard-RCD weist der MRCD eine deutlich h\u00f6here Komplexit\u00e4t der internen Logik und eine gr\u00f6\u00dfere Anzahl von Funktionsbl\u00f6cken auf.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

10 MDBs: Der Parallelprozessor f\u00fcr Datenkan\u00e4le<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

MDB steht f\u00fcr \u201cMultiplexed Data Buffer\u201d. Dies ist die neue Kernkomponente des MRDIMM und der Schl\u00fcssel zur Verdopplung der Datenbandbreite. Jeder MDB-Chip entspricht einer Datenbit-Leitung und ist f\u00fcr den Empfang, die Pufferung und das Zeitmultiplexieren der entsprechenden Datenbits aus beiden Ranks parallel zust\u00e4ndig. Die 10 MDBs decken gemeinsam alle Datenkan\u00e4le (einschlie\u00dflich der ECC-Parit\u00e4tsbits) ab, f\u00fchren die beiden Datenstr\u00f6me innerhalb des Moduls zusammen und senden sie mit doppelter Rate \u00fcber den Speicherbus weiter. Vereinfacht ausgedr\u00fcckt \u00fcbernimmt der MRCD die \u201cBefehlsplanung\u201d, w\u00e4hrend die MDBs f\u00fcr den \u201eDatentransport\u201c zust\u00e4ndig sind \u2013 beide arbeiten zusammen, um den gesamten Multiplex-Prozess abzuschlie\u00dfen.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Praxisleistung von MRDIMM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Bandbreite: Eine Verdopplung oder mehr\n<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Die Bandbreite ist die zentrale Leistungskennzahl von MRDIMM und das Merkmal, durch das es sich am deutlichsten von anderen Speichertypen unterscheidet.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

MRDIMMs der ersten Generation laufen mit einer Standardgeschwindigkeit von 8800 MT\/s und bieten eine theoretische Bandbreite von 70,4 GB\/s pro Kanal. Im Vergleich zum derzeit g\u00e4ngigen DDR5-6400-RDIMM f\u00fcr Server (51,2 GB\/s) entspricht dies einer Bandbreitensteigerung von etwa 37,51 TP6T; gegen\u00fcber der DDR5-5600-Plattform der vorherigen Generation betr\u00e4gt der Zuwachs mehr als 401 TP6T. Bei Workloads, bei denen bereits Engp\u00e4sse durch die Speicherbandbreite auftreten, l\u00e4sst sich diese Verbesserung nahezu linear in Leistungssteigerungen f\u00fcr das Unternehmen umsetzen. MRDIMM der zweiten Generation steigert die Geschwindigkeit weiter auf 12.800 MT\/s, durchbricht damit die 100-GB\/s-Marke pro Kanal und erreicht genau das Doppelte des Wertes von DDR5-6400. Laut der Roadmap von JEDEC zielt die dritte Generation von MRDIMM auf 16000 MT\/s ab und setzt damit den Kurs der Bandbreitenverdopplung fort.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Es ist anzumerken, dass es sich bei dieser Bandbreitensteigerung um eine echte Steigerung der \u201ceffektiven Bandbreite\u201d handelt und nicht um einen rein theoretischen Gewinn durch Kapazit\u00e4tsb\u00fcndelung. Das bedeutet, dass der Speichercontroller tats\u00e4chlich mehr Daten pro Sekunde senden und empfangen kann \u2013 ein entscheidender Vorteil f\u00fcr bandbreitenintensive Workloads.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Latenz: Ein unerwarteter Vorteil neben hoher Bandbreite<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Speicher mit hoher Bandbreite geht in der Regel mit einer h\u00f6heren Latenz einher, doch bei MRDIMM sieht die Sache anders aus. Im Vergleich zu Standard-DDR5-RDIMMs liefert MRDIMM bei bandbreitenkritischen Workloads tats\u00e4chlich eine geringere effektive Zugriffslatenz \u2013 mit Reduzierungen von bis zu 40%. Dieses auf den ersten Blick \u00fcberraschende Ergebnis ist auf die h\u00f6here effektive Datenrate von MRDIMM (8800 MT\/s) zur\u00fcckzuf\u00fchren. Im Vergleich zu einem RDIMM mit 6400 MT\/s ben\u00f6tigt MRDIMM weniger Zeit, um die gleiche Datenmenge zu \u00fcbertragen, was zu einer besseren Gesamtzugriffslatenz in Szenarien mit hoher Auslastung und gro\u00dfer Warteschlangentiefe f\u00fchrt. Microns Messungen unter realen Bedingungen auf der Intel Xeon 6-Plattform best\u00e4tigen dies: Bei der Verwendung von Tools zur Pr\u00fcfung der Speicherlatenz zeigt das MRDIMM unter bandbreitenintensiven Bedingungen auf derselben Plattform eine deutlich bessere Latenzleistung als DDR5-RDIMMs.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Im Vergleich zu LRDIMM d\u00fcrfte der Latenzvorteil von MRDIMM noch deutlicher ausfallen. LRDIMMs f\u00fcgen, um h\u00f6here Kapazit\u00e4ten und mehr Ranks zu unterst\u00fctzen, zus\u00e4tzliche Pufferschichten im Datenpfad hinzu, was zu einem nicht zu vernachl\u00e4ssigenden Latenz-Overhead f\u00fchrt. Die Multiplexing-Architektur von MRDIMMs zeichnet sich dagegen durch ein optimierteres Pufferdesign auf dem Datenpfad aus, das mehr Spielraum f\u00fcr die Timing-Optimierung bietet. Damit geh\u00f6ren MRDIMMs zu den wenigen Speicherl\u00f6sungen, die sowohl \u201chohe Bandbreite\u201d als auch \u201crelativ geringe Latenz\u201d bieten, was sie besonders f\u00fcr Anwendungsbereiche wie quantitative Finanzanalyse und Echtzeitanalysen geeignet macht, die beide Eigenschaften erfordern.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Energieeffizienz und absoluter Stromverbrauch<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Was die Bandbreite pro Watt angeht, schneidet MRDIMM besser ab: Der Energieverbrauch pro 1 GB \u00fcbertragener Daten ist geringer als bei herk\u00f6mmlichen RDIMMs. Dies liegt daran, dass der Anstieg des Stromverbrauchs des Schnittstellenchips weitaus geringer ist als die Zunahme der Bandbreite, sodass MRDIMM unter dem Gesichtspunkt der \u201c\u00dcbertragungskosten pro Bit\u201d effizienter ist. Gemessen am absoluten Stromverbrauch pro Modul liegt der MRDIMM jedoch deutlich \u00fcber dem von Standard-Speicher. Ein typisches DDR5-RDIMM nimmt etwa 10 bis 12 Watt auf, w\u00e4hrend ein MRDIMM-Modul zwischen 18 und 21 Watt verbraucht \u2013 fast doppelt so viel. Diese zus\u00e4tzliche Leistung stammt haupts\u00e4chlich von den 10 MDB-Chips und dem 1 MRCD-Chip. F\u00fcr Rechenzentren bedeutet dies, dass der Einsatz von MRDIMMs eine gleichzeitige Aufr\u00fcstung der Stromversorgung und der K\u00fchlkapazit\u00e4t erfordert; die Gesamtbetriebskosten umfassen nicht nur die Anschaffung des Speichers selbst, sondern auch Investitionen in die Infrastruktur.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

MRDIMM vs. RDIMM vs. LRDIMM vs. HBM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\n\n\n\n\n\n\n\n\n
Speicher Typ<\/th>\nKernpositionierung<\/th>\nTypische Geschwindigkeit<\/th>\nDie wichtigsten Vorteile<\/th>\nKostenstufe<\/th>\nTypische Anwendungsf\u00e4lle<\/th>\n<\/tr>\n<\/thead>\n
UDIMM<\/td>\nUngepufferter Speicher f\u00fcr Verbraucher<\/td>\n4800\u20136400 MT\/s<\/td>\nGeringe Latenz, niedrige Kosten<\/td>\nNiedrig<\/td>\nDesktop-PCs, Einsteiger-Workstations<\/td>\n<\/tr>\n
RDIMM<\/td>\nStandard-Speicher des Servers<\/td>\n4800\u20136400 MT\/s<\/td>\nStabil, ausgewogen, weitgehend kompatibel<\/td>\nMittel<\/td>\nAllzweckserver, Virtualisierung<\/td>\n<\/tr>\n
LRDIMM<\/td>\nSpeicher mit hoher Speicherdichte und hoher Kapazit\u00e4t<\/td>\n4800\u20135600 MT\/s<\/td>\nSehr hohe Kapazit\u00e4t pro Modul, unterst\u00fctzt dichte Konfigurationen<\/td>\nMittel bis hoch<\/td>\nIn-Memory-Datenbanken, Knoten mit hoher Kapazit\u00e4t<\/td>\n<\/tr>\n
MRDIMM<\/td>\nServer-Speicher mit hoher Bandbreite<\/td>\n8800\u201312800 MT\/s<\/td>\nDoppelte Bandbreite, gute Latenz, slotkompatibel<\/td>\nH\u00f6her<\/td>\nKI-Inferenz, HPC, Echtzeit-Datenanalyse<\/td>\n<\/tr>\n
HBM<\/td>\n3D-gestapelter Speicher mit hoher Bandbreite<\/td>\n6400+ MT\/s<\/td>\nExtrem hohe Bandbreite, in der N\u00e4he der Recheneinheiten bereitgestellt<\/td>\nSehr hoch<\/td>\nGPU-Beschleuniger, KI-Trainingschips<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Es ist wichtig zu beachten, dass MRDIMM und HBM keine Konkurrenten, sondern sich erg\u00e4nzende Technologien sind. HBM nutzt 3D-Stapelung und wird direkt in GPUs oder KI-Beschleuniger integriert, wo es sich extrem nah an den Recheneinheiten befindet, um eine extrem hohe Bandbreite im Nahspeicherbereich bereitzustellen; seine Kapazit\u00e4t ist jedoch durch den Platz im Geh\u00e4use begrenzt und seine Kosten sind extrem hoch \u2013 es dient der GPU-seitigen beschleunigten Datenverarbeitung. MRDIMM hingegen wird in Standard-Speichersteckpl\u00e4tzen auf dem Server-Motherboard als System-Hauptspeicher der CPU eingesetzt, wobei die Kapazit\u00e4t pro Modul 256 GB oder sogar mehr erreicht, und das zu Kosten, die weit unter denen von HBM liegen \u2013 es dient der CPU-seitigen Allzweck-Rechenleistung. In einem typischen KI-Server sind die GPU-Karten f\u00fcr die Kernberechnungen mit HBM ausgestattet, w\u00e4hrend die CPU-Seite f\u00fcr die Systemplanung, die Datenvorverarbeitung und die Verwaltung des KV-Caches mit MRDIMM ausgestattet ist \u2013 wobei jede Komponente ihre eigene Rolle spielt und gemeinsam die KI-Workloads unterst\u00fctzt.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Vier wichtige Anwendungsszenarien f\u00fcr MRDIMM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

KI-Inferenz und Bereitstellung gro\u00dfer Modelle<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Die Inferenz mit gro\u00dfen KI-Modellen ist derzeit das wichtigste Anwendungsszenario f\u00fcr MRDIMM und der am schnellsten wachsende Bereich. W\u00e4hrend der Inferenz mit gro\u00dfen Sprachmodellen erfordert jedes generierte Token wiederholte Lesezugriffe auf den KV-Cache. Mit zunehmender Parallelit\u00e4t und steigender Anzahl von Modellparametern explodiert das Volumen der KV-Cache-Lesezugriffe, und der Systemdurchsatz wird oft direkt durch die Speicherbandbreite begrenzt und nicht durch die Rechenleistung der CPU.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Die doppelte Bandbreite von MRDIMM f\u00fchrt direkt zu einem h\u00f6heren Durchsatz bei der Inferenz. In Praxistests auf der Intel Xeon 6-Plattform zeigten mit MRDIMM ausgestattete Server bei LLM-Inferenzaufgaben eine Beschleunigung von etwa 33% \u2013 das bedeutet, dass ein einzelner Server mehr gleichzeitige Anfragen verarbeiten kann, wodurch die Inferenzkosten pro Token deutlich gesenkt werden. F\u00fcr CPU-basierte Inferenzserver, Edge-Inferenzknoten und Einsatzszenarien mit kleinen bis mittelgro\u00dfen Modellen entwickelt sich MRDIMM zu einer kosteneffizienten Option zur Leistungssteigerung.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Hochleistungsrechnen<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Auch traditionelle HPC-Anwendungen \u2013 wissenschaftliches Rechnen, Wettersimulationen, numerische Simulationen, Genomik \u2013 sind wichtige Anwendungsbereiche f\u00fcr MRDIMM. Diese Anwendungen verarbeiten in der Regel riesige Datens\u00e4tze, wobei CPU-Kerne kontinuierlich gro\u00dfe Matrizen und Arrays aus dem Speicher lesen. Sobald die Anzahl der Kerne einen bestimmten Punkt \u00fcberschreitet, wird die Speicherbandbreite zum Engpass in der Rechenpipeline, sodass viele Kerne unt\u00e4tig auf Daten warten m\u00fcssen. Die hohe Bandbreite von MRDIMM kann Multi-Core-CPUs besser versorgen und so mehr Kerne gleichzeitig auslasten. Bei HPC-Workloads, die durch die Speicherbandbreite begrenzt sind, n\u00e4hert sich der Leistungszuwachs durch MRDIMM dem theoretischen Bandbreitengewinn \u2013 in der Gr\u00f6\u00dfenordnung von 30% bis 40%. F\u00fcr Supercomputing-Zentren und Forschungseinrichtungen bedeutet dies eine Leistungssteigerung, die in etwa einer ganzen Generation entspricht, und das zu relativ \u00fcberschaubaren Kosten, ohne dass die CPU ausgetauscht werden muss.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Finanzen und Echtzeit-Datenanalyse<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Anwendungsf\u00e4lle in der Finanzbranche \u2013 Hochfrequenzhandel, Risikobewertung, Echtzeit-Data-Warehousing \u2013 stellen extrem hohe Anforderungen an die Speicherleistung: nicht nur eine hohe Bandbreite, sondern auch eine geringe Latenz und ein hohes Ma\u00df an Determinismus. Nehmen wir als Beispiele Value-at-Risk-Berechnungen (VaR) oder Optionspreismodelle: Diese Aufgaben erfordern das Durchsuchen und Verarbeiten riesiger Datens\u00e4tze in extrem kurzen Zeitfenstern, und die Speicherbandbreite bestimmt direkt die Gesamtdauer jeder Risikoberechnung.\u00a0<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Im STAC-A2-Benchmark f\u00fcr Finanzrisikoanalysen haben Plattformen mit MRDIMM bereits neue Leistungsrekorde aufgestellt und die Rechenzyklen quantitativer Modelle drastisch verk\u00fcrzt. Der Vorteil von MRDIMM liegt darin, dass es eine hohe Bandbreite bietet und gleichzeitig die Latenzzeit besser h\u00e4lt als Speicher mit hoher Kapazit\u00e4t wie LRDIMM, wodurch sowohl die Anforderungen an \u201cGeschwindigkeit\u201d als auch an \u201cStabilit\u00e4t\u201d erf\u00fcllt werden. F\u00fcr Finanzinstitute, bei denen Handelsgeschwindigkeit und Rechengeschwindigkeit eine entscheidende Rolle spielen, bietet MRDIMM die M\u00f6glichkeit, noch mehr Leistung aus der traditionellen DDR-Architektur herauszuholen.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Cloud-Computing mit hoher Dichte und Virtualisierung<\/h3>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Da die Anzahl der CPU-Kerne auf einzelnen Servern mittlerweile die 100-Kern-Marke \u00fcberschreitet, sehen sich Cloud-Anbieter und Unternehmensrechenzentren mit einem neuen Problem konfrontiert: Die pro Kern verf\u00fcgbare Speicherbandbreite nimmt weiter ab, was sich negativ auf die Leistungsf\u00e4higkeit von Cloud-Instanzen und virtuellen Maschinen auswirkt. In Virtualisierungsszenarien mit hoher Dichte kann ein einzelner Server Dutzende von virtuellen Maschinen hosten, von denen jede nur \u00fcber eine sehr begrenzte Speicherbandbreite verf\u00fcgt.\u00a0Wenn mehrere Mandanten gleichzeitig speicherintensive Workloads ausf\u00fchren, kann es durch Bandbreitenkonflikte leicht zu Leistungsschwankungen kommen, wodurch die Einhaltung der Service-Level-Vereinbarung (SLA) gef\u00e4hrdet wird.<\/span>\u00a0<\/span><\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

MRDIMM erh\u00f6ht die gesamte Systemspeicherbandbreite und steigert damit indirekt die durchschnittlich pro Kern und pro VM verf\u00fcgbare Bandbreite, wodurch eine h\u00f6here VM-Dichte erm\u00f6glicht wird. F\u00fcr Cloud-Anbieter bedeutet dies, dass pro Server mehr Cloud-Instanzen gehostet werden k\u00f6nnen, was die Hardwareauslastung und die Kapitalrendite verbessert. Bei privaten Unternehmens-Clouds sorgt dies f\u00fcr eine h\u00f6here Leistungsstabilit\u00e4t in Multi-Tenant-Umgebungen.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t

Branchenlandschaft und Zukunftstrends<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t

Die MRDIMM-Wertsch\u00f6pfungskette besteht aus drei Ebenen. Die vorgelagerte Ebene der Schnittstellenchips weist die h\u00f6chsten technologischen H\u00fcrden auf; Montage Technology, eines der f\u00fchrenden Unternehmen bei der Entwicklung des JEDEC-Standards, ist ein wichtiger globaler Anbieter von MRCD-\/MDB-Chips, dessen Produkte der zweiten Generation bereits in Serie ausgeliefert werden. Zu den Modulherstellern im mittleren Bereich z\u00e4hlen Samsung, Micron, SK hynix und andere, die alle MRDIMM-Produkte mit verschiedenen Kapazit\u00e4tsstufen auf den Markt gebracht haben. Im nachgelagerten Bereich konzentriert sich die CPU-Plattform derzeit auf den Intel Xeon 6, die erste Serverplattform mit nativer MRDIMM-Unterst\u00fctzung. Insgesamt befindet sich MRDIMM derzeit im \u00dcbergang von der fr\u00fchen Validierung zum gro\u00df angelegten Testbetrieb: Produkte der ersten Generation mit 8800 MT\/s sind in Produktion und wurden bereits in kleinem Ma\u00dfstab bei f\u00fchrenden Cloud-Anbietern und KI-Unternehmen eingesetzt, w\u00e4hrend sich die Produkte der zweiten Generation mit 12800 MT\/s in der Phase der gro\u00df angelegten Validierung befinden.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Die n\u00e4chsten zwei bis drei Jahre werden f\u00fcr MRDIMM das entscheidende Zeitfenster sein, um den Sprung in den Mainstream zu schaffen. Dies wird durch drei zentrale Faktoren vorangetrieben: den sprunghaften Anstieg des Bedarfs an KV-Cache-Bandbreite durch KI-Inferenz, die sich mit steigendem Produktionsvolumen verringernden Kostenunterschiede sowie die zunehmende Unterst\u00fctzung durch weitere CPU-Plattformen. Gem\u00e4\u00df der Roadmap von JEDEC wird sich MRDIMM weiterhin entlang der Entwicklungspfade von 8800 MT\/s, 12800 MT\/s und 16000 MT\/s weiterentwickeln. Bevor DDR6-Standards in gro\u00dfem Ma\u00dfstab zum Einsatz kommen, wird MRDIMM als zentraler Weg zur Bandbreitenerweiterung innerhalb des DDR-Speicher-\u00d6kosystems dienen und HBM auf mehrschichtige, differenzierte Weise erg\u00e4nzen, um gemeinsam den Speicherbedarf auf CPU- und Beschleunigerseite im KI-Zeitalter zu decken.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t

\n\t\t\t\t
\n\t\t\t\t\t\t\t

Blickt man auf die Geschichte der Speichertechnologie zur\u00fcck, so fand jede architektonische Innovation zu einem Zeitpunkt statt, an dem Rechenleistung und Bandbreite deutlich aus dem Gleichgewicht geraten waren. MRDIMM ist genau ein Produkt der explosionsartigen Zunahme von KI-Rechenanforderungen. Es versucht nicht, das grundlegende Rahmenwerk des DDR-Speichers zu revolutionieren, sondern erzielt durch eine clevere Multiplexing-Architektur einen Sprung in der Bandbreite innerhalb des bestehenden \u00d6kosystems. Da die Nachfrage nach KI-Inferenz und HPC weiter w\u00e4chst und das \u00d6kosystem der CPU-Plattformen reift, wird sich MRDIMM voraussichtlich von einer optionalen High-End-Serverkomponente zu einer Mainstream-Konfiguration f\u00fcr den CPU-seitigen Hauptspeicher im KI-Zeitalter entwickeln und gemeinsam mit HBM eine mehrschichtige, komplement\u00e4re Speicherhierarchie bilden, die die fortlaufende Entwicklung der Recheninfrastruktur der n\u00e4chsten Generation unterst\u00fctzt.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

Da die traditionelle DDR-Architektur an ihre physikalischen Grenzen st\u00f6\u00dft, hat sich MRDIMM mit seiner Multiplex-Architektur, die die effektive Bandbreite verdoppelt, als technischer Weg der n\u00e4chsten Generation herauskristallisiert, um Speicherengp\u00e4sse zu \u00fcberwinden.<\/p>","protected":false},"author":4,"featured_media":18868,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[49],"tags":[],"class_list":["post-18827","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-company-news"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/posts\/18827","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/users\/4"}],"replies":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/comments?post=18827"}],"version-history":[{"count":59,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/posts\/18827\/revisions"}],"predecessor-version":[{"id":18895,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/posts\/18827\/revisions\/18895"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/media\/18868"}],"wp:attachment":[{"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/media?parent=18827"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/categories?post=18827"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/tags?post=18827"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}