{"id":15814,"date":"2026-03-05T14:53:12","date_gmt":"2026-03-05T06:53:12","guid":{"rendered":"https:\/\/www.oscoo.com\/?p=15814"},"modified":"2026-03-06T16:10:47","modified_gmt":"2026-03-06T08:10:47","slug":"z-angle-memory-the-next-generation-stacked-dram-for-ai-and-hpc","status":"publish","type":"post","link":"https:\/\/www.oscoo.com\/de\/news\/z-angle-memory-the-next-generation-stacked-dram-for-ai-and-hpc\/","title":{"rendered":"Z-Angle-Speicher: Die n\u00e4chste Generation von Stacked DRAM f\u00fcr KI und HPC"},"content":{"rendered":"
\n\t\t\t\t
\n\t\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Das rasante Wachstum von gro\u00dfsprachlichen Modellen, generativer KI und High-Performance-Computing (HPC) hat traditionelle Speicherarchitekturen an ihre physikalischen Grenzen gebracht. Hoch Bandbreitenspeicher (HBM)<\/a><\/span> ist seit langem der Goldstandard f\u00fcr KI-Beschleuniger, hat aber mit zunehmender Stapelh\u00f6he und -dichte mit Engp\u00e4ssen bei Kapazit\u00e4t, Stromverbrauch und W\u00e4rmemanagement zu k\u00e4mpfen.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"Intel\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Anfang Februar 2026, Z-Winkel-Speicher (ZAM)<\/strong> hat sich als zweckm\u00e4\u00dfige L\u00f6sung f\u00fcr diese Herausforderungen erwiesen. ZAM wurde gemeinsam von Intel und SAIMEMORY, einer hundertprozentigen Tochtergesellschaft der SoftBank Corporation, entwickelt und ist eine Stacked-DRAM-Architektur der n\u00e4chsten Generation, die die Speicherskalierung f\u00fcr datenintensive Workloads neu definieren soll.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Was ist ein Z-Winkel-Speicher?<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Z-Winkel-Speicher (ZAM)<\/strong> ist eine 3D-Stacked-DRAM-Architektur, mit der die Skalierungsgrenzen von herk\u00f6mmlichem HBM \u00fcberwunden werden k\u00f6nnen. Der Name leitet sich von ihrer entscheidenden Innovation ab: einem diagonale, Z-f\u00f6rmige Schaltungstopologie<\/strong> das die vertikalen Durchkontaktierungen (TSVs) ersetzt, die in allen aktuellen HBM-Designs verwendet werden.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\t\t\t\t\t\t\"\"\t\t\t\t\t\t\t\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Im Gegensatz zu herk\u00f6mmlichen Speicherstapeln, die Signale gerade nach oben und unten leiten, verwendet ZAM eine gestaffelte diagonale Verdrahtung, um Daten durch den Stapel zu bewegen. Diese kleine, aber radikale \u00c4nderung behebt drei kritische Probleme: unzureichende Kapazit\u00e4t f\u00fcr gro\u00dfe KI-Modelle, \u00fcberm\u00e4\u00dfiger Stromverbrauch in Rechenzentren und unkontrollierbare W\u00e4rmeentwicklung in dichten Geh\u00e4usen.<\/strong> ZAM ist kein inkrementelles Upgrade. Es handelt sich um eine grundlegende Neugestaltung des Stapelspeichers, die auf den kommerziellen Einsatz in KI-Rechenzentren und HPC-Systemen im Zeitrahmen von 2030 abzielt.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Zentrale technische Innovationen<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Die Leistungssteigerung von ZAM beruht auf f\u00fcnf eng miteinander verkn\u00fcpften technischen Durchbr\u00fcchen, die jeweils so konzipiert sind, dass sie mit den Regeln der modernen Halbleiterfertigung vereinbar sind.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Diagonale Zusammenschaltungstopologie. <\/strong>Die Grundlage von ZAM ist die Umstellung von vertikalen TSVs auf gestaffelte diagonale Verbindungen. Diese Struktur verteilt die mechanische Belastung und die W\u00e4rme gleichm\u00e4\u00dfig \u00fcber den Stapel, anstatt beides entlang schmaler vertikaler Spalten zu konzentrieren. Au\u00dferdem werden die durchschnittlichen Signalwege verk\u00fcrzt, was die Latenzzeit und die Verlustleistung verringert.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Kupfer-Kupfer-Hybrid-Verbindungen. <\/strong>ZAM ersetzt herk\u00f6mmliche Mikrobumps und L\u00f6tverbindungen durch direktes Kupfer-Kupfer-Hybrid-Bonden. Diese Verbindung auf atomarer Ebene senkt den Widerstand und die Induktivit\u00e4t, verbessert die Signalintegrit\u00e4t und erm\u00f6glicht es dem Stapel, sich wie ein einziger, monolithischer Siliziumblock zu verhalten, anstatt wie eine Reihe diskreter Dies.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Via-in-One-Fertigung. <\/strong>ZAM verwendet ein vereinfachtes Via-in-One-Verfahren, um seine diagonalen Verbindungen in einem einzigen Produktionsschritt herzustellen. Dies verringert die Fertigungskomplexit\u00e4t, verbessert die Ausbeute und senkt die Produktionskosten im Vergleich zu dem mehrstufigen TSV-Prozess, der f\u00fcr HBM erforderlich ist.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t
\"\"<\/a><\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Kondensatorlose Konstruktion. <\/strong>Bei ZAM entfallen die On-Die-Kondensatoren vollst\u00e4ndig. Dadurch wird wertvolle Siliziumfl\u00e4che f\u00fcr Speicherzellen frei, was die Speicherdichte direkt erh\u00f6ht, ohne die Prozessknoten zu verkleinern. Au\u00dferdem vereinfacht es das Chipdesign und verbessert die elektrische Effizienz.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
EMIB-Integration. <\/strong>ZAM ist optimiert f\u00fcr Intels Eingebettete Multi-Die-Interconnect-Br\u00fccke (EMIB)<\/strong> Paketierung. Dies erm\u00f6glicht eine Hochgeschwindigkeits-Konnektivit\u00e4t mit geringer Latenz zwischen ZAM-Stacks und KI-Prozessoren, wodurch ein zusammenh\u00e4ngender, leistungsstarker Rechenkomplex entsteht.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

ZAM vs. HBM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Die folgende Tabelle zeigt, wie ZAM im Vergleich zu den weit verbreiteten HBM3e- und den kommenden HBM4-L\u00f6sungen abschneidet, und zwar auf der Grundlage \u00f6ffentlich ver\u00f6ffentlichter Prototypen und Designziele.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t\n\n\n\n\n\n\n\n\n\n
Metrisch<\/th>\nZAM<\/th>\nHBM3e (aktuell)<\/th>\nHBM4 (Demn\u00e4chst)<\/th>\n<\/tr>\n<\/thead>\n
Kapazit\u00e4t pro Stapel<\/strong><\/td>\nBis zu 512 GB<\/td>\n24-36GB<\/td>\n24-48GB<\/td>\n<\/tr>\n
Maximale Stapelschichten<\/strong><\/td>\n50+ Schichten<\/td>\n12-16 Schichten<\/td>\n16-20 Schichten<\/td>\n<\/tr>\n
Stromverbrauch<\/strong><\/td>\n40-50% niedriger als HBM3e<\/td>\nBasislinie<\/td>\n~20% niedriger als HBM3e<\/td>\n<\/tr>\n
Typ der Zusammenschaltung<\/strong><\/td>\nDiagonale Z-Winkel Kupfer<\/td>\nVertikale TSVs<\/td>\nVertikale TSVs<\/td>\n<\/tr>\n
Thermische Leistung<\/strong><\/td>\nZentrale thermische S\u00e4ule; niedrige Hotspots<\/td>\nHohe Hotspots in hohen Schichten<\/td>\nM\u00e4\u00dfige Verbesserung<\/td>\n<\/tr>\n
Ziel-Anwendungsfall<\/strong><\/td>\nGro\u00dfes KI-Training, HPC<\/td>\nCloud AI-Inferenz<\/td>\nMittlere bis gro\u00dfe KI-Workloads<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Die wichtigsten Vorteile des ZAM<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Unerreichte Speicherkapazit\u00e4t. <\/strong>ZAM liefert 2-3 mal die Kapazit\u00e4t<\/strong> der aktuellen HBM-Stacks, mit einem Ziel von 512 GB pro Stack. Dadurch k\u00f6nnen gr\u00f6\u00dfere Basismodelle mit weniger Beschleunigern betrieben werden, was das Systemdesign vereinfacht und die Gesamtbetriebskosten senkt.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Dramatische Leistungseffizienz. <\/strong>Der Stromverbrauch wird reduziert durch 40-50%<\/strong> im Vergleich zu HBM3e. Bei gro\u00dfen KI-Clustern senkt dies die Energiekosten, reduziert den K\u00fchlungsbedarf und hilft, Nachhaltigkeitsziele zu erreichen.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Hervorragendes W\u00e4rmemanagement. <\/strong>Herk\u00f6mmliches HBM ist aufgrund von thermischen Engp\u00e4ssen auf etwa 16-20 Schichten begrenzt. Das diagonale Routing von ZAM schafft eine zentrale thermische S\u00e4ule, die die W\u00e4rme \u00fcber den gesamten Stapel verteilt und eine zuverl\u00e4ssige Stapelung von 50+ Schichten<\/strong> ohne gef\u00e4hrliche Hotspots.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Verbesserte mechanische Stabilit\u00e4t. <\/strong>Diagonale Verbindungen verteilen die Belastung gleichm\u00e4\u00dfig \u00fcber den Chip, wodurch Verformungen und Ausfallrisiken in hohen Stapeln reduziert werden. Dies verbessert die langfristige Zuverl\u00e4ssigkeit in Unternehmens- und Rechenzentrumsumgebungen.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Vereinfachte Fertigung. <\/strong>Der Via-in-One-Prozess und das kondensatorlose Design rationalisieren die Produktion. Erste Sch\u00e4tzungen deuten darauf hin, dass ZAM zu niedrigeren Kosten als komplexe HBM-Stacks hergestellt werden kann und gleichzeitig eine wesentlich h\u00f6here Kapazit\u00e4t bietet.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Entwicklungshintergrund & Industriepartnerschaften<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
Die Technologie basiert auf Intels DRAM-Bindung der n\u00e4chsten Generation (NGDB)<\/strong> Programm, das mit Unterst\u00fctzung des Projekts Advanced Memory Technology (AMT) des US-Energieministeriums und der Sandia National Laboratories entwickelt wurde. Diese Forschung konzentrierte sich darauf, die Kompromisse zwischen Leistung, Kapazit\u00e4t und Bandbreite zu \u00fcberwinden, die herk\u00f6mmliche DRAMs einschr\u00e4nken.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
SAIMEMORY wurde im Dezember 2024 als SoftBank-Tochterunternehmen mit einer einzigen Aufgabe gegr\u00fcndet: die Entwicklung von Speicher der n\u00e4chsten Generation f\u00fcr KI. Die offizielle Partnerschaft zwischen Intel und SAIMEMORY wurde am 2. Februar 2026<\/strong>und das ZAM deb\u00fctierte einen Tag sp\u00e4ter als Prototyp auf der Intel-Anschluss Japan 2026<\/strong>. Im Rahmen der Zusammenarbeit steuert Intel fortschrittliches Know-how in den Bereichen Packaging und Bonding bei, w\u00e4hrend SAIMEMORY die Architekturentwicklung und -vermarktung leitet.<\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t

Anwendungsf\u00e4lle aus der realen Welt<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
\n\t\t\t\t
\n\t\t\t\t\t\t\t
ZAM wurde f\u00fcr die anspruchsvollsten Workloads im modernen Computing entwickelt:<\/div>
  • Gro\u00dfangelegtes AI-Modell-Training. <\/strong>Die enorme Kapazit\u00e4t der einzelnen Stapel beseitigt Speicherengp\u00e4sse f\u00fcr Billionen-Parameter-Grundmodelle und erm\u00f6glicht ein schnelleres Training und ein einfacheres Cluster-Design.<\/li>
  • Cloud AI Inference in gro\u00dfem Ma\u00dfstab. <\/strong>Der geringere Stromverbrauch senkt die Betriebskosten f\u00fcr Hyperscale-Cloud-Anbieter, die kontinuierliche Inferenz-Workloads ausf\u00fchren.<\/li>
  • Hochleistungs-Computing. <\/strong>Wissenschaftliche Simulationen, Wettermodelle und Finanzmodelle profitieren von h\u00f6herer Kapazit\u00e4t und stabilem Speicherzugriff mit geringer Latenz.<\/li>
  • CXL-Speicher-Pooling. <\/strong>Das effiziente Stacking und die hohe Bandbreite von ZAM eignen sich hervorragend f\u00fcr das Compute Express Link (CXL)-Speicher-Pooling, das flexible, gemeinsam genutzte Speicherressourcen in modernen Rechenzentren erm\u00f6glicht.<\/li>
  • Edge AI & Autonome Systeme. <\/strong>Die verbesserte Energieeffizienz unterst\u00fctzt den Einsatz von KI in Umgebungen mit eingeschr\u00e4nktem Stromverbrauch, von der industriellen Automatisierung bis hin zu autonomen Fahrzeugen.<\/li><\/ul><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t

    Aktueller Stand und zuk\u00fcnftiger Zeitplan<\/h2>\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
    \n\t\t\t\t
    \n\t\t\t\t\t\t\t
    Ab Anfang 2026 befindet sich das ZAM in aktiver Entwicklung und hat einen klaren, \u00f6ffentlichen Fahrplan:<\/div>
    • Februar 2026<\/strong>: Erste Prototyp-Demonstration auf der Intel Connection Japan, mit Schwerpunkt auf W\u00e4rmemanagement.<\/div><\/li>
    • 2027<\/strong>: Technische Muster und Testchips werden voraussichtlich an Hardware-Partner weitergegeben.<\/div><\/li>
    • 2030<\/strong>: Ziel ist der kommerzielle Masseneinsatz f\u00fcr KI-Rechenzentren und HPC-Systeme.<\/div><\/li><\/ul>
      Die Plattform befindet sich noch in der Entwicklungsphase, aber erste Prototyp-Ergebnisse best\u00e4tigen die Kernaussagen zu Kapazit\u00e4t, Stromverbrauch und thermischer Leistung. ZAM wird weithin als f\u00fchrender Kandidat f\u00fcr die Nachfolge von HBM in der KI-Speicherlandschaft nach 2030 angesehen.<\/div><\/div>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t
      \n\t\t\t\t
      \n\t\t\t\t\t\t\t

      Z-Angle Memory stellt einen Paradigmenwechsel im Stacked DRAM-Design dar. Durch das Ersetzen vertikaler TSVs durch eine diagonale, Z-f\u00f6rmige Verbindungstopologie werden die hartn\u00e4ckigsten Einschr\u00e4nkungen von HBM angegangen. Doch die Wettbewerbslandschaft f\u00fcr KI-Speicher ist dynamisch. Konkurrierende Technologien, wie das k\u00fcrzlich von Samsung angek\u00fcndigte zHBM, zielen ebenfalls auf die Post-HBM4-\u00c4ra mit aggressiven Leistungsanspr\u00fcchen. Dar\u00fcber hinaus h\u00e4ngt die erfolgreiche Kommerzialisierung jeder neuen Speicherarchitektur davon ab, dass eine hohe Produktionsausbeute, wettbewerbsf\u00e4hige Kostenstrukturen und - was besonders wichtig ist - die \u00dcbernahme durch wichtige KI-Beschleuniger- und Systemanbieter erreicht werden. Obwohl ZAM ein \u00fcberzeugendes Konzept darstellt, h\u00e4ngt der Weg vom Prototyp zum Industriestandard von der Bew\u00e4ltigung dieser realen technischen und \u00f6kosystemischen Herausforderungen ab.<\/p>\t\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t\t<\/div>\n\t\t\t\t<\/div>\n\t\t\t\t<\/div>","protected":false},"excerpt":{"rendered":"

      Z-Angle Memory (ZAM) ist eine 3D-gestapelte DRAM-Architektur, die entwickelt wurde, um die Skalierungsgrenzen des herk\u00f6mmlichen HBM zu \u00fcberwinden. Der Name leitet sich von der entscheidenden Innovation ab: einer diagonalen, Z-f\u00f6rmigen Verbindungstopologie, die die bisher verwendeten vertikalen Durchkontaktierungen (TSVs) ersetzt.<\/p>","protected":false},"author":4,"featured_media":15873,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"site-sidebar-layout":"default","site-content-layout":"","ast-site-content-layout":"default","site-content-style":"default","site-sidebar-style":"default","ast-global-header-display":"","ast-banner-title-visibility":"","ast-main-header-display":"","ast-hfb-above-header-display":"","ast-hfb-below-header-display":"","ast-hfb-mobile-header-display":"","site-post-title":"","ast-breadcrumbs-content":"","ast-featured-img":"","footer-sml-layout":"","theme-transparent-header-meta":"","adv-header-id-meta":"","stick-header-meta":"","header-above-stick-meta":"","header-main-stick-meta":"","header-below-stick-meta":"","astra-migrate-meta-layouts":"set","ast-page-background-enabled":"default","ast-page-background-meta":{"desktop":{"background-color":"var(--ast-global-color-4)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"ast-content-background-meta":{"desktop":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"tablet":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""},"mobile":{"background-color":"var(--ast-global-color-5)","background-image":"","background-repeat":"repeat","background-position":"center center","background-size":"auto","background-attachment":"scroll","background-type":"","background-media":"","overlay-type":"","overlay-color":"","overlay-opacity":"","overlay-gradient":""}},"footnotes":""},"categories":[52],"tags":[],"class_list":["post-15814","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-industry-news"],"acf":[],"_links":{"self":[{"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/posts\/15814","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/users\/4"}],"replies":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/comments?post=15814"}],"version-history":[{"count":73,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/posts\/15814\/revisions"}],"predecessor-version":[{"id":15923,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/posts\/15814\/revisions\/15923"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/media\/15873"}],"wp:attachment":[{"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/media?parent=15814"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/categories?post=15814"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.oscoo.com\/de\/wp-json\/wp\/v2\/tags?post=15814"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}